[论文解读] Quantum circuit optimization by topological compaction in the surface code

Adam Paetznick, Austin G. Fowler|arXiv (Cornell University)|Apr 9, 2013

Quantum Computing Algorithms and Architecture参考文献 45被引用 21

一句话总结

本文提出了一种基于表面码中拓扑压缩的容错量子电路优化技术，旨在最小化固定二维量子比特晶格上的计算时间。该方法引入了两种启发式算法——力导向法与模拟退火法，通过拓扑变形辫状结构来重新配置量子电路，以减少时空开销，在小规模实例中实现了显著的压缩效果。

ABSTRACT

The fragile nature of quantum information limits our ability to construct large quantities of quantum bits suitable for quantum computing. An important goal, therefore, is to minimize the amount of resources required to implement quantum algorithms, many of which are serial in nature and leave large numbers of qubits idle much of the time unless compression techniques are used. Furthermore, quantum error-correcting codes, which are required to reduce the effects of noise, introduce additional resource overhead. We consider a strategy for quantum circuit optimization based on topological deformation in the surface code, one of the best performing and most practical quantum error-correcting codes. Specifically, we examine the problem of minimizing computation time on a two-dimensional qubit lattice of arbitrary, but fixed dimension, and propose two algorithms for doing so.

研究动机与目标

• 解决由于纠错和几何约束导致容错量子计算中资源开销过高的挑战。
• 在固定尺寸的二维量子比特晶格上最小化量子电路的计算时间（高度），同时保持容错性。
• 开发自动化的全局优化技术，考虑局域性和拓扑特性，避免手动、逐案的电路重写。
• 通过在晶格边界内压缩拓扑辫状结构，实现量子电路向最近邻架构的高效映射。
• 提供一种可扩展的、容错的优化方法，作为现有方法的替代方案，后者通常为手动操作或非容错的。

提出的方法

• 将容错量子电路视为表面码中的可塑拓扑对象，利用辫状结构的拓扑形变在时空上压缩电路。
• 使用加权有向图建模电路约束，分别对应x、y和z坐标，其中节点位置通过从边界节点出发的最长路径算法计算得出。
• 利用约束图编码空间依赖关系（例如，x_i ≤ x_j + d_ij），实现在优化过程中高效更新与环路检测。
• 实现一种受物理类比（引力与张力）启发的力导向算法，通过迭代重定位量子比特操作，使其趋向紧凑配置。
• 应用带温度调度的模拟退火法，探索解空间，优先选择能减小x、y和z方向包围盒尺寸的移动。
• 采用多阶段代价函数：首先最小化x方向包围盒，然后y方向，最后最小化高度，确保电路能适配固定的晶格尺寸。

实验结果

研究问题

• RQ1 是否可以利用表面码中的拓扑形变，在固定二维量子比特晶格上紧凑表示量子电路，同时保持容错性？
• RQ2 像力导向法与模拟退火法这样的启发式算法，在最小化表面码辫状结构计算时间（高度）方面有多高效？
• RQ3 与标准辫状表示相比，全局电路优化能在多大程度上减少时空开销？
• RQ4 在几何约束下，辫状结构压缩是否为NP完全问题？有哪些证据支持这一猜想？
• RQ5 能否将非拓扑辫状恒等式集成到自动化优化工具中，以进一步提升资源效率？

主要发现

• 所提出的力导向法与模拟退火法成功在固定二维量子比特晶格内压缩了量子电路，显著减少了时空开销。
• 约束图支持优化过程中的高效在线更新与可行性检查，通过权重取反后使用Dijkstra算法实现线性时间的最长路径计算。
• 该方法通过在表面码内运行，确保了容错性，从而可直接映射到多种最近邻架构。
• 小规模实例表明，与标准辫状表示相比，压缩效果有显著提升，尽管未报告确切的定量指标。
• 作者基于与VLSI布局和容器装载问题的类比，推测辫状结构压缩为NP完全问题。
• 该方法具有可扩展性，未来可通过集成遗传算法或混合优化策略等技术进一步增强。