[论文解读] T-count and Qubit Optimized Quantum Circuit Designs of Carry Lookahead Adder

Himanshu Thapliyal, Edgard Muñoz‐Coreas+1 more|arXiv (Cornell University)|Apr 4, 2020

Quantum Computing Algorithms and Architecture参考文献 35被引用 6

一句话总结

本文提出两种经过优化的量子进位先行加法器（QCLA）设计——一种针对T门计数优化，另一种针对量子比特成本优化——均采用Clifford+T门实现容错量子计算。所提出的原位与非原位QCLA在现有工作基础上，分别实现了平均72.11%和54.34%的T门计数节省，且量子比特开销极低，使NISQ时代硬件中的量子算术运算更加高效。

ABSTRACT

Quantum circuits of arithmetic operations such as addition are needed to implement quantum algorithms in hardware. Quantum circuits based on Clifford+T gates are used as they can be made tolerant to noise. The tradeoff of gaining fault tolerance from using Clifford+T gates and error correcting codes is the high implementation overhead of the T gate. As a result, the T-count performance measure has become important in quantum circuit design. Due to noise, the risk for errors in a quantum circuit computation increases as the number of gate layers (or depth) in the circuit increases. As a result, low depth circuits such as quantum carry lookahead adders (QCLA)s have caught the attention of researchers. This work presents two QCLA designs each optimized with emphasis on T-count or qubit cost respectively. In-place and out-of-place versions of each design are shown. The proposed QCLAs are compared against the existing works in terms of T-count. The proposed QCLAs for out-of-place addition achieve average T gate savings of $54.34 \%$ and $37.21 \%$, respectively. The proposed QCLAs for in-place addition achieve average T gate savings of $72.11 \%$ and $35.87 \%$

研究动机与目标

• 解决现有量子进位先行加法器（QCLA）中T门计数高和量子比特开销大的问题，以提升在近期量子硬件上的可扩展性。
• 设计T门计数优化与量子比特优化的QCLA电路，在利用Clifford+T门集合保持容错性的同时最小化资源成本。
• 减少垃圾输出与辅助量子比特的使用，以提升量子算术电路中的量子比特效率。
• 通过最小化电路深度与门数，使在相干时间有限的设备上实现更长的量子计算成为可能。

提出的方法

• 提出基于NOT、CNOT、Toffoli、AND及逆运算门的原位与非原位QCLA设计，并引入一种专为近期硬件优化的新型逆运算门。
• 通过利用近期高效的T门Toffoli门分解方法，优化T门计数，将T门计数从O(n)降低至更低常数。
• 应用垃圾输出清除技术，消除辅助量子比特与未使用的输出，最小化量子比特与门的开销。
• 采用混合设计方法：一种变体优先优化T门计数（FT-QCLA1），另一种在可接受的T门计数下最小化量子比特成本（FT-QCLA2）。
• 使用标准化指标（T门计数、量子比特数、门使用量与垃圾输出）与现有工作进行基准测试。
• 通过已知的量子电路成本模型及[18]、[23]与[12]中的先前工作验证设计的正确性与效率。

实验结果

研究问题

• RQ1 能否重新设计量子进位先行加法器，以实现显著的T门计数减少，同时保持低量子比特成本？
• RQ2 在Clifford+T门约束下，原位与非原位QCLA设计的T门计数与量子比特成本如何比较？
• RQ3 近期针对T门优化的Toffoli门实现能在多大程度上减少QCLA电路的T门计数？
• RQ4 能否在极少使用辅助量子比特且不牺牲T门计数效率的前提下，构建无垃圾的QCLA设计？
• RQ5 当分别针对T门计数或量子比特成本进行优化时，QCLA中可实现的最大T门计数减少幅度是多少？

主要发现

• 所提出的非原位QCLA（Out-FT-QCLA1）相比现有工作，平均实现54.34%的T门计数减少，且量子比特开销极低。
• 原位QCLA（In-FT-QCLA1）实现最高T门计数节省，达72.11%，显著优于先前的原位设计。
• 量子比特优化的非原位设计（Out-FT-QCLA2）在保持低量子比特成本的同时，实现37.21%的T门计数减少，优于早期的量子比特高效设计。
• 原位QCLA（In-FT-QCLA2）在仅增加适度量子比特成本的情况下，实现35.87%的T门计数减少，适用于资源受限的硬件。
• 所有提出的方案均为无垃圾设计，除输入与输出寄存器外无需额外辅助量子比特，显著降低了整体量子比特开销。
• 所提设计具有可扩展性，适用于集成到更大的量子数据通路电路中，使在相干时间有限的NISQ设备上实现更长计算成为可能。