[论文解读] Voltron: Understanding and Exploiting the Voltage-Latency-Reliability Trade-Offs in Modern DRAM Chips to Improve Energy Efficiency

Kevin K. Chang, A. Giray Yağlıkçı+8 more|arXiv (Cornell University)|May 8, 2018

Low-power high-performance VLSI design参考文献 51被引用 4

一句话总结

Voltron 是一种运行时 DRAM 能量优化机制，通过在低于标称电压的水平下大幅降低阵列供电电压，同时通过动态增加关键 DRAM 操作（激活、预充电、恢复）的延迟来维持可靠性。它在内存密集型工作负载下实现了平均 10.5% 的 DRAM 能耗降低和 7.3% 的系统能耗节省，仅带来 1.8% 的平均性能损失，利用性能模型平衡现代 DDR3L 芯片中的能耗与延迟权衡。

ABSTRACT

This paper summarizes our work on experimental characterization and analysis of reduced-voltage operation in modern DRAM chips, which was published in SIGMETRICS 2017, and examines the work's significance and future potential. We take a comprehensive approach to understanding and exploiting the latency and reliability characteristics of modern DRAM when the DRAM supply voltage is lowered below the nominal voltage level specified by DRAM standards. We perform an experimental study of 124 real DDR3L (low-voltage) DRAM chips manufactured recently by three major DRAM vendors. We find that reducing the supply voltage below a certain point introduces bit errors in the data, and we comprehensively characterize the behavior of these errors. We discover that these errors can be avoided by increasing the latency of three major DRAM operations (activation, restoration, and precharge). We perform detailed DRAM circuit simulations to validate and explain our experimental findings. We also characterize the various relationships between reduced supply voltage and error locations, stored data patterns, DRAM temperature, and data retention. Based on our observations, we propose a new DRAM energy reduction mechanism, called Voltron. The key idea of Voltron is to use a performance model to determine by how much we can reduce the supply voltage without introducing errors and without exceeding a user-specified threshold for performance loss. Our evaluations show that Voltron reduces the average DRAM and system energy consumption by 10.5% and 7.3%, respectively, while limiting the average system performance loss to only 1.8%, for a variety of memory-intensive quad-core workloads. We also show that Voltron significantly outperforms prior dynamic voltage and frequency scaling mechanisms for DRAM.

研究动机与目标

• 理解在降低供电电压条件下，现代 DRAM 芯片中的电压-延迟-可靠性权衡关系。
• 表征电压调节对 DRAM 可靠性、延迟、数据保持时间以及错误模式的影响。
• 设计一种低成本、运行时的机制，实现在不牺牲数据完整性的前提下对 DRAM 进行激进的电压调节。
• 在用户指定的性能损失范围内，最小化系统能耗。
• 通过揭示 DRAM 操作中的可利用权衡关系，推动新型节能内存系统的设计。

提出的方法

• 使用 SoftMC 在 FPGA 上构建测试平台，以控制 DRAM 供电电压并调节时序参数。
• 在 124 颗来自三家厂商的真实 DDR3L DRAM 芯片上，针对不同电压、温度和数据模式进行了实验表征。
• 使用 SPICE 电路仿真验证并解释实验结果中电压-延迟-可靠性之间的关系。
• 提出 Voltron 机制，该机制利用分段线性性能模型，根据可接受的性能损失确定最优电压调节水平。
• 选择性地对 DRAM 阵列进行电压调节，同时为外围电路维持标称电压，以保持高内存通道频率。
• 通过动态增加激活、预充电和恢复操作的延迟，补偿电压降低的影响，从而消除位错误。

实验结果

研究问题

• RQ1 将 DRAM 供电电压降低至标称值以下，会对现代 DDR3L 芯片的可靠性、延迟和数据保持时间产生何种影响？
• RQ2 电压降低与 DRAM 数据中位错误的位置和模式之间存在何种关系？
• RQ3 增加基本 DRAM 操作（激活、预充电、恢复）的延迟是否能够消除由电压调节引起的错误？
• RQ4 在 DRAM 系统中，电压调节、性能损失与能耗节省之间的最优权衡是什么？
• RQ5 如何通过运行时机制利用电压-延迟-可靠性权衡，在不损害可靠性的前提下降低能耗？

主要发现

• 将供电电压降低至 1.35V 以下会在 DRAM 数据中引发位错误，且错误率随电压降低而上升。
• 增加激活、预充电和恢复操作的延迟可消除由电压降低引起的位错误，从而实现安全的电压调节。
• 电压、错误位置与数据模式之间的关系是非均匀的，且依赖于芯片特定的工艺变异。
• Voltron 在一系列内存密集型工作负载下，将平均 DRAM 能耗降低了 10.5%，系统能耗降低了 7.3%。
• Voltron 实现这些节能效果的同时，仅带来 1.8% 的平均性能损失，显著优于以往针对 DRAM 的动态电压频率调节技术。
• 实验表征表明，电压调节可在广泛的供电电压范围内被安全利用，为内存系统中的新型能耗优化提供了可能。