[논문 리뷰] 20-80nm Channel Length InGaAs Gate-all-around Nanowire MOSFETs with EOT=1.2nm and Lowest SS=63mV/dec

Jiangjiang Gu, X. W. Wang외 6명|arXiv (Cornell University)|2012. 12. 18.

Semiconductor materials and devices참고 문헌 5인용 수 32

한 줄 요약

이 논문은 채널 길이 20–80 nm인 InGaAs 게이트-올어라운드 나노와이어 MOSFET를 제시하며, 등가 산화막 두께(EOT)가 1.2 nm로 초박막이고, 기록적인 저하향 전하량(SS) 63 mV/dec를 달성한다. 나노와이어 폭과 EOT를 스케일링함으로써 0.5 V에서 고온전류(0.63 mA/μm)와 전도도(1.74 mS/μm)를 확보하여 10 nm 이하의 저전력·고속도 논리 응용 분야에 매우 높은 잠재력을 보여준다.

ABSTRACT

In this paper, 20nm - 80nm channel length (Lch) InGaAs gate- all-around (GAA) nanowire MOSFETs with record high on- state and off-state performance have been demonstrated by equivalent oxide thickness (EOT) and nanowire width (WNW) scaling down to 1.2nm and 20nm, respectively. SS and DIBL as low as 63mV/dec and 7mV/V have been demonstrated, indicating excellent interface quality and scalability. Highest ION = 0.63mA/μm and gm = 1.74mS/μm have also been achieved at VDD=0.5V, showing great promise of InGaAs GAA technology for 10nm and beyond high-speed low- power logic applications.

연구 동기 및 목표

• 10 nm 이하 노드 논리 응용을 위한 고성능 InGaAs 게이트-올어라운드(GAA) 나노와이어 MOSFET 개발
• 10 nm 이하로의 실리콘 기반 트랜지스터 스케일링에 도전하는 바탕으로, 뛰어난 전자 이동도를 지닌 III-V 반도체 재료 탐색
• 나노와이어 기하구조와 초박막 고κ 절연체를 통해 우수한 전기적 제어력과 낮은 누설 전류 확보
• EOT와 나노와이어 폭을 각각 1.2 nm와 20 nm로 감소시켜 스케일링 가능성과 고성능을 입증
• InGaAs GAA 나노와이어 FET가 저전력·고속도 디지털 회로에 미치는 잠재력을 검증

제안 방법

• 상향식 나노와이어 이송 공정을 사용하여 제어된 직경과 결정 방향을 가진 InGaAs 나노와이어 제조
• 고κ HfSiO 절연체를 사용한 게이트-올어라운드(GAA) 구조를 도입하여 등가 산화막 두께(EOT)를 1.2 nm로 초박막화
• 전기적 제어력 향상과 단층효과 감소를 위해 나노와이어 폭(WNW)을 20 nm까지 스케일링
• 절연체/반도체 인터페이스 품질 향상과 인터페이스 트랩 밀도 감소를 위해 빠른 열처리(Rapid thermal annealing) 적용
• VDD = 0.5 V 조건에서 채널 길이(20–80 nm) 범위에서 장치 성능 측정을 통해 스케일링 평가
• 표준 MOSFET 특성 측정 기법 사용: 전이 및 출력 곡선, 하향 전하량(SS), DIBL, ION, gm

실험 결과

연구 질문

• RQ1 EOT ≤ 1.2 nm 조건에서 채널 길이 20–80 nm 범위에서 InGaAs GAA 나노와이어 MOSFET가 65 mV/dec 이하의 하향 전하량을 달성할 수 있는가?
• RQ2 나노와이어 폭 스케일링(최소 20 nm)과 EOT 감소가 장치 성능과 전기적 제어력에 미치는 영향는 어떠한가?
• RQ3 초박막 절연체 조건에서 저전원 전압(VDD = 0.5 V)에서도 고온전류(ION)와 전도도(gm)를 유지할 수 있는가?
• RQ4 고κ 절연체와 InGaAs 채널 사이의 인터페이스 품질이 하향 전하량과 DIBL에 미치는 영향은 무엇인가?
• RQ5 10 nm 노드 이상에서 InGaAs GAA 나노와이어 FET가 기존 실리콘 MOSFET 대비 파워-디레이 제품 측면에서 얼마나 뛰어난가?

주요 결과

• 기록적인 저하향 전하량(SS) 63 mV/dec를 달성하여 우수한 게이트 제어력과 고품질 인터페이스를 입증
• 드레인 유도 장벽 내림(DIBL)이 뿐만 아니라 7 mV/V로 매우 낮아 전기적 정합성과 단층효과 최소화를 확인
• VDD = 0.5 V 조건에서 최고의 온전류(ION) 0.63 mA/μm와 전도도(gm) 1.74 mS/μm 확보로 저전력 논리에 적합
• EOT를 1.2 nm로 감소시키고 나노와이어 폭을 20 nm로 축소하여 고성능과 스케일링 가능성을 확보
• 채널 길이(20–80 nm) 전역에서 성능이 일관되게 유지되어 강력한 스케일링 능력 입증
• 결과적으로 InGaAs GAA 나노와이어 FET가 10 nm 이하 CMOS 기술 노드에 매우 유망한 후보임을 확인