[논문 리뷰] 3D integration and packaging for solid-state qubits

D. Rosenberg, Steven Weber외 10명|arXiv (Cornell University)|2019. 06. 26.

Electronic and Structural Properties of Oxides인용 수 33

한 줄 요약

이 논문은 3D 집적 및 패키징 전략을 조사하여 플립-칩, 에어 브리지, 스루-서브스트레이트 비아 접근 방식 등을 포함해 솔리드-스테이트 큐비트의 확장성, 마이크로파 제어, 극저온 성능을 개선하는 방법에 주목하고 손실 및 스퓨리어 모드 최소화에 주력한다.

ABSTRACT

Developing a packaging scheme that meets all of the requirements for operation of solid-state qubits in a cryogenic environment can be a formidable challenge. In this article, we discuss work being done in our group as well as in the broader community, focusing on the role of 3D integration and packaging in quantum processing with solid-state qubits.

연구 동기 및 목표

• 양자 컴퓨팅에서 확장 가능한 솔리드-스테이트 큐비트의 필요성을 동기화하고 DiVincenzo 기준 요건에 대한 고려사항을 개요한다.
• 인터커넥트 과밀을 줄이고 마이크로파 제어를 개선하기 위한 패키징 및 3D 통합 접근법을 평가한다.
• 극저온 작동에서 마이크로파 환경을 조정하고 스퓨리어 모드를 억제하는 방법을 식별한다.
• 큐비트에서 실온까지, 그리고 다중 칩 스택 간의 신호 라우팅 전략을 논의한다.
• 집적 패키징 아키텍처를 활용한 큐비트 프로세서 확장의 향후 방향을 강조한다.

제안 방법

• 큐비트 배열의 인터커넥트 과밀에 대한 해결책으로서 3D 통합을 논의한다.
• 와이어를 가로지르고 층을 연결하는 방법으로 초전도 에어 브리지와 플립-칩 본딩을 제시한다.
• 수직 배선을 위한 초전도 스루-서브스트레이트 비아(TSV) 및 손실 감소를 설명한다.
• 마이크로파 시뮬레이션과 공진자 측정을 사용하여 TSV 전이 및 손실(Q 요인)을 평가한다.
• 홈, 캡, 다층 구성 등을 사용하여 의도치 않은 모드로부터 큐비트를 차폐하는 방법을 설명한다.
• 극저온 인터커넥트 플랫폼과 서로 다른 라우팅 방식의 트레이드오프를 개요한다.

실험 결과

연구 질문

• RQ1 3D 통합 및 패키징이 솔리드-스테이트 큐비트 배열의 인터커넥트 병목 현상을 어떻게 완화할 수 있는가?
• RQ2 TSV 전이와 관련된 손실 메커니즘은 무엇이며 이것이 큐비트 코히어런스에 어떤 영향을 미치는가?
• RQ3 극저온 패키징에서 크로스톡과 스퓨리어 모드를 최소화하도록 마이크로파 환경을 어떻게 설계할 수 있는가?
• RQ4 확장 가능한 시스템에서 큐비트에서 실온까지 신호를 라우팅하는 효과적인 전략은 무엇인가?
• RQ5 수백 큐비트를 넘는 확장을 가능하게 하는 미래의 패키징 아키텍처는 무엇인가?

주요 결과

• 작은 단면적의 초전도 TSV는 수천 개의 링크에 대해 낮은 손실과 높은 수율을 유지할 수 있다.
• 플립-칩 통합은 큐비트 수명 시간을 단일 칩 구현과 유사하게 보존한다 (~20 μs).
• 적절한 CPW 설계를 사용하면 마이크로파 TSV 전이가 -30 dB 이상 반사를 시뮬레이션에서 달성할 수 있으며, 공진기 Q 요인은 100,000에서 300,000 사이로 낮은 손실을 시사한다.
• 접지면 연결 및 비아 기반 인터포저가 의도되지 않은 공동 모드 및 마이크로파 간섭을 줄일 수 있다.
• 차폐 인클로저와 마이크로가공 공동은 큐비트를 고립시키고 고-Q 저장 모듈을 가능하게 하는 잠재력을 보인다.
• 극저온 제어 전자(SFQ 및 극저온 CMOS)는 준입자 오염 문제를 해결하면서 큐비트 제어의 확장 가능성을 제공한다.