[논문 리뷰] A Better Reduction Theorem for Store Buffers

Ernie Cohen, Norbert Schirmer|ArXiv.org|2009. 09. 25.

Parallel Computing and Optimization Techniques참고 문헌 11인용 수 5

한 줄 요약

이 논문은 총 저장 순서(TSO) 환경에서 x86/x64 아키텍처를 대상으로 하여 명시적인 스토어 버퍼 모델링 없이도 순차 일관성을 보장하는 새로운 동시성 규칙을 제안한다. 유령 연산을 사용하여 메모리 주소의 소유권을 관리하고 버퍼 플러시 정책을 강제 적용함으로써, 굵은 단위와 미세 단위의 동시성 모두를 지원하면서도 Isabelle/HOL에서 표준적 진술 추론을 통해 검증이 가능하도록 한다.

ABSTRACT

When verifying a concurrent program, it is usual to assume that memory is sequentially consistent. However, most modern multiprocessors depend on store buffering for efficiency, and provide native sequential consistency only at a substantial performance penalty. To regain sequential consistency, a programmer has to follow an appropriate programming discipline. However, naïve disciplines, such as protecting all shared accesses with locks, are not flexible enough for building high-performance multiprocessor software. We present a new discipline for concurrent programming under TSO (total store order, with store buffer forwarding). It does not depend on concurrency primitives, such as locks. Instead, threads use ghost operations to acquire and release ownership of memory addresses. A thread can write to an address only if no other thread owns it, and can read from an address only if it owns it or it is shared and the thread has flushed its store buffer since it last wrote to an address it did not own. This discipline covers both coarse-grained concurrency (where data is protected by locks) as well as fine-grained concurrency (where atomic operations race to memory). We formalize this discipline in Isabelle/HOL, and prove that if every execution of a program in a system without store buffers follows the discipline, then every execution of the program with store buffers is sequentially consistent. Thus, we can show sequential consistency under TSO by ordinary assertional reasoning about the program, without having to consider store buffers at all.

연구 동기 및 목표

• 약한 메모리 모델인 TSO에서 스토어 버퍼로 인해 순차 일관성이 깨지는 문제를 해결하기 위해.
• 잠금이나 명시적 스토어 버퍼 모델링에 의존하지 않는 실용적이고 유연한 동시성 규칙을 제공하기 위해.
• 스토어 버퍼 복잡성을 추상화함으로써 표준적 진술 추론을 사용하여 TSO 프로그램의 검증을 가능하게 하기 위해.
• 粗모듈러 및 미세모듈러 동시성 모두를 지원하는 유령 기반 소유권 규칙을 형식화하고 정당성 증명하기 위해.
• 실제 저수준 시스템 프로그래밍과 약한 메모리 모델 하에서의 형식적 검증 사이의 격차를 메우기 위해.

제안 방법

• 메모리 주소의 소유권 확보 및 해제를 모델링하기 위해 유령 연산을 도입하여, 소유자가 있을 때에만 독점적 쓰기 접근을 보장한다.
• 버퍼 플러시 정책을 정의: 스레드는 공유 주소를 읽을 수 있음 → 소유하고 있거나, 이전에 소유하지 않은 주소에 쓴 이후로 버퍼를 플러시했을 경우에 한함.
• Isabelle/HOL을 사용하여 동시성 규칙을 형식적으로 명세하고, 스토어 버퍼가 없는 실행이 스토어 버퍼가 있는 경우에도 여전히 순차 일관성을 유지함을 증명한다.
• 가상 기계 상태(플러시된 버퍼 포함)가 실제 스토어 버퍼 기반 기계보다 제약이 적거나 동일한지를 보여주기 위해 시뮬레이션 기반 증명 기법을 사용한다.
• 유령 및 상호배타적 메모리 연산을 동기화 지점으로 활용하여 소유권 해제를 지연시켜 검증 중 정확성을 유지한다.
• 무한대 데이터 구조(예: 벡터 시계)가 필요 없도록 일阶논리와 유령 상태를 활용함으로써 표준 프로그램 논리와의 호환성을 확보하고 검증의 확장성을 높인다.

실험 결과

연구 질문

• RQ1 스토어 버퍼를 명시적으로 모델링하지 않으면서도 TSO 환경에서 순차 일관성을 보장하는 동시성 규칙을 설계할 수 있는가?
• RQ2 소유권과 버퍼 플러시를 어떻게 형식화할 수 있을까? 이는 잠금 기반 및 잠금 없는 프로그래밍 패턴 모두를 지원할 수 있어야 한다.
• RQ3 스토어 버퍼 상태에 대한 고려 없이도 표준적 진술 추론을 사용하여 TSO 프로그램을 검증할 수 있는가?
• RQ4 TSO 하에서 정확성을 확보하기 위해 필요한 순서 제약 조건을 포괄하기 위해 필요한 유령 상태 메커니즘은 무엇인가?
• RQ5 이 규칙을 컴파일러 최적화를 지원하도록 확장할 수 있는가? 이 경우에도 순차 일관성이 유지되어야 한다.

주요 결과

• 제안된 유령 기반 소유권 규칙은 스토어 버퍼가 없는 환경에서 순차 일관성이 확보되는 모든 프로그램 실행이, 스토어 버퍼가 존재하는 환경에서도 여전히 순차 일관성을 유지함을 보장한다.
• 이 방법은 스토어 버퍼 동작을 명시적으로 모델링할 필요 없이도 표준 프로그램 논리로 TSO 프로그램의 검증을 가능하게 한다.
• 이 규칙은 소유권을 통한 굵은 단위의 동시성과 원자 연산을 통한 미세 단위의 동시성을 모두 지원하므로 광범위하게 적용 가능하다.
• Isabelle/HOL에서의 증명은 가상 기계 모델(버퍼 쓰기의 플러시가 버스트 동작에서 이루어지는 경우)이 실제 TSO 기계보다 보수적인 근사치임을 입증한다.
• 이 방법은 무한대 유령 상태(예: 벡터 시계)가 필요 없어, 일阶논리 기반 프로그램 논리와 호환되며 확장 가능한 검증에 적합하다.
• 저자들은 자유로운 소유권 해제를 허용하는 잠재적 확장을 식별하였으며, 이는 표현력을 제한하지 않지만 추가적인 형식화가 필요하다.