[논문 리뷰] A Blueprint for a Topologically Fault-tolerant Quantum Computer

Parsa Bonderson, S. Das Sarma외 2명|arXiv (Cornell University)|2010. 03. 15.

Quantum Computing Algorithms and Architecture참고 문헌 42인용 수 13

한 줄 요약

이 논문은 초전도체-반도체 및 초전도체-위상절연체 이종구조(ISHs)에서 발생하는 이징형 비아벨 anyon을 사용하여, 일반적이고 위상적으로 오류내성인 양자 컴퓨터를 위한 실용적 블루프린트를 제안한다. 동적 위상수정(DTC) 연산—이전에는 실현되지 못했던 것—이 제어 가능한 탈전도 게이트와 위상 전하 측정을 통해 실현될 수 있음을 보여주며, 이는 적응형 양자 계산을 통해 보편 게이트 세트(특히 π/8 게이트와 C(Z) 게이트 포함)를 가능하게 하여 실험적으로 실현 가능한 재료와 기술을 사용해 오류내성 양자 계산을 달성한다.

ABSTRACT

The advancement of information processing into the realm of quantum mechanics promises a transcendence in computational power that will enable problems to be solved which are completely beyond the known abilities of any "classical" computer, including any potential non-quantum technologies the future may bring. However, the fragility of quantum states poses a challenging obstacle for realization of a fault-tolerant quantum computer. The topological approach to quantum computation proposes to surmount this obstacle by using special physical systems -- non-Abelian topologically ordered phases of matter -- that would provide intrinsic fault-tolerance at the hardware level. The so-called "Ising-type" non-Abelian topological order is likely to be physically realized in a number of systems, but it can only provide a universal gate set (a requisite for quantum computation) if one has the ability to perform certain dynamical topology-changing operations on the system. Until now, practical methods of implementing these operations were unknown. Here we show how the necessary operations can be physically implemented for Ising-type systems realized in the recently proposed superconductor-semiconductor and superconductor-topological insulator heterostructures. Furthermore, we specify routines employing these methods to generate a computationally universal gate set. We are consequently able to provide a schematic blueprint for a fully topologically-protected Ising based quantum computer using currently available materials and techniques. This may serve as a starting point for attempts to construct a fault-tolerant quantum computer, which will have applications to cryptanalysis, drug design, efficient simulation of quantum many-body systems, solution of large systems of linear equations, searching large databases, engineering future quantum computers, and -- most importantly -- those applications which no one in our classical era has the prescience to foresee.

연구 동기 및 목표

• 이징형 위상 양자 계산에서 보편성을 확보하는 데 필수적인데도 이전까지 실현되지 못했던 동적 위상수정(DTC) 연산을 어떻게 실제로 실행할 수 있을지 장기간의 과제를 해결하기 위해.
• DTC 연산이 현재 이용 가능한 재료, 특히 초전도체-반도체 및 초전도체-위상절연체 이종구조(ISHs)에서 물리적으로 실현될 수 있음을 보여주기 위해.
• 실험적으로 접근 가능한 구성 요소와 기술 뿐만을 사용하여 보편적이고 위상적으로 보호되는 양자 컴퓨터를 위한 완전한 도면 블루프린트를 제공하기 위해.
• 비아벨 anyon을 통해 하드웨어 수준에서 오류내성을 달성할 수 있음을 보여주어 매우 낮은 오류율이 요구되는 오류 보정 프로토콜에 의존도를 줄이기 위해.
• 앤더슨의 정리에 의해 보호되는 비례 유도 초전도 갭을 활용하여, 분수 양자 홀 효과 시스템보다 높은 온도(약 ~5 K)에서 작동 가능하게 하기 위해.

제안 방법

• 탈전도 게이트를 사용하여 위상 초전도체 영역의 기하학적 구조를 동적으로 재구성함으로써, anyon 시스템의 위상을 변화시키는 제어 가능한 DTC 연산을 가능하게 한다.
• 구입자 입자 경계(예: C₂)에서 간섭 측정 기법을 사용하여 위상 전하 측정을 수행함으로써 DTC 연산의 결과를 확인하고 적응형 게이트 시퀀스를 가능하게 한다.
• 쿼아지클리브링과 DTC, 측정 기반 적응을 조합하여 보편적 양자 게이트—특히 π/8 게이트와 제어-Z(C(Z)) 게이트—를 실현한다.
• 임의의 텔레포테이션을 사용하여 기하학적 복잡성으로 인한 실험적 과제를 완화하기 위해, 비평면적(DTC) 구조로 양자 정보를 전송하고 수신한다.
• 플레인(ISHs)과 분산된 DTC 구조를 통합한 확장 가능한 아키텍처(그림 5)를 설계하여, 브레딩, DTC, 측정 연산을 고전적 컴퓨터가 제어하도록 한다.
• ISHs에서 비례 유도 초전도 갭(약 5 K)을 활용하며, 이는 불순물에 대해 강건하고 초고속도가 필요하지 않아 분수 양자 홀 효과 시스템보다 높은 온도에서 작동 가능하게 한다.

실험 결과

연구 질문

• RQ1 현재의 재료와 제조 기술을 사용하여 이징형 위상 양자 시스템에서 동적 위상수정(DTC) 연산을 물리적으로 실현할 수 있는가?
• RQ2 비아벨 anyon이 오직 이징 타입일 경우, 위상 양자 계산에 필요한 보편적 게이트 세트는 어떻게 실현할 수 있는가?
• RQ3 DTC 연산을 통해 비클리포드 게이트를 생성할 때, 적응형 측정이 보편적 양자 계산을 가능하게 하는 역할은 무엇인가?
• RQ4 ISHs에서 DTC 연산을 통해 하드웨어 수준에서 오류내성을 확보할 수 있으며, 밀리켈빈 수준의 냉각이 필요하지 않은가?
• RQ5 비틀린(DTC) 구조의 기하학적 복잡성 문제는 어떻게 실험적으로 해결할 수 있는가?

주요 결과

• 논문은 초전도체-반도체 이종구조에서 탈전도 게이트와 위상 전하 측정을 사용하여 이징형 위상 시스템에서 동적 위상수정(DTC) 연산의 물리적 실현을 성공적으로 보여주었다.
• π/8 위상 게이트와 제어-Z(C(Z)) 게이트는 DTC 연산과 중간 단계의 위상 전하 측정을 조합함으로써 실현 가능하며, 이는 보편적 게이트 세트를 가능하게 한다.
• 측정 결과에 따라 후속 게이트 연산을 결정하는 적응형 계산을 통해, 오직 클리포드 게이트와 DTC 기반 비클리포드 게이트만을 사용하여 보편적 양자 계산을 실현할 수 있다.
• ISHs에서 비례 유도 초전도 갭은 약 5 K로 추정되며, 이는 분수 양자 홀 상태의 ν=5/2에서의 약 500 mK 갭보다 훨씬 크며, 더 높은 온도에서 작동 가능하게 한다.
• 시스템의 오류내성은 위상 순서에 의해 보호되며 오류 보정 프로토콜에 의존하지 않아, 오류 임계값 요구 조건(예: 게이트당 10⁻³ 이하)을 낮추기 위해 하드웨어 수준에서 오류내성을 통합함으로써 엄격한 요구 조건을 완화시킨다.
• 임의의 텔레포테이션을 통해 기하학적으로 복잡한 비틀린 DTC 기하학적 형태로 양자 정보를 전송하고 수신할 수 있어, 이러한 복잡한 위상적 복잡성에도 불구하고 실험적으로 실현 가능하게 한다.