[논문 리뷰] A configurable accelerator for manycores: the Explicitly Many-Processor Approach

János Végh|arXiv (Cornell University)|2016. 07. 06.

Parallel Computing and Optimization Techniques참고 문헌 16인용 수 3

한 줄 요약

이 논문은 감독 레이어를 통해 사용자 정의 가능한 코어 협업을 허용하는 새로운 프로세서 아키텍처인 명시적 다수 프로세서 방법(EMPA)을 소개한다. 컴파일러가 제공하는 병렬화 힌트를 통해 코어가 이웃 코어에게 작업을 위탁함으로써, EMPA는 컴퓨팅 처리량을 수십 배까지 향상시키며 하드웨어 효율성을 높이고 실시간 동작을 단순화하며 복잡한 OS 서비스가 필요 없어지며, 명시적이고 숨겨지지 않은 병렬 처리 관리 덕분에 트랜지스터 수와 전력 소비를 줄인다.

ABSTRACT

A new approach to designing processor accelerators is presented. A new computing model and a special kind of accelerator with dynamic (end-user programmable) architecture is suggested. The new model considers a processor, in which a newly introduced supervisor layer coordinates the job of the cores. The cores have the ability (based on the parallelization information provided by the compiler, and using the help of the supervisor) to outsource part of the job they received to some neighbouring core. The introduced changes essentially and advantageously modify the architecture and operation of the computing systems. The computing throughput drastically increases, the efficiency of the technological implementation (computing performance per logic gates) increases, the non-payload activity for using operating system services decreases, the real-time behavior changes advantageously, and connecting accelerators to the processor greatly simplifies. Here only some details of the architecture and operation of the processor are discussed, the rest is described elsewhere.

연구 동기 및 목표

• 70년 전의 바나흐-빈 네umann 단일 프로세서 모델을 재고함으로써 단일 프로세서 성능 향상 정체 문제를 해결하기 위해.
• 현재의 다중코어 시스템에서의 제약, 즉 낮은 구성 가능성, OS 오버헤드, 자원 활용의 비효율성 문제를 해결하기 위해.
• 새로운 하드웨어-소프트웨어 공동 설계 모델을 통해 단일 스레드 애플리케이션을 다중코어 아키텍처에서 고성능으로 실행할 수 있도록 하기 위해.
• 숨겨진 처리 유닛을 제거하고 운영 체제 서비스 의존도를 줄임으로써 프로세서 아키텍처를 단순화하기 위해.
• 자연스럽고 원자적인 실행 모델을 통해 실시간 결정성 향상과 가속기 통합 간소화를 위해.

제안 방법

• 코어 간 협업을 조율하는 감독 레이어를 도입하여 이웃 코어 간 동적 작업 위탁을 가능하게 한다.
• 코어를 원자적인 처리 단위(준스레드, QT)로 운영하는 새로운 실행 모델을 적용하며, 하드웨어가 명시적으로 이를 관리한다.
• 컴파일러가 생성한 병렬화 정보를 활용해 코어 협업을 유도함으로써 부모 코어가 보조 코어에게 하위 작업을 위탁할 수 있도록 한다.
• FOR 및 SUMUP 두 가지 모드를 도입하여 보조 코어를 벡터 처리에 활용하며, 동적 할당을 통해 코어 활용도를 최적화한다.
• 코어 활용도 효율성 지표(α_eff)와 스피드업(S_k)을 적용하여 다양한 벡터 길이에서의 성능 향상을 평가한다.
• QT를 원자적이고 자가 포함된 상태로 만들음으로써 컨텍스트 스위칭과 OS 간섭을 제거함으로써 소프트웨어 복잡성을 감소시킨다.

실험 결과

연구 질문

• RQ1 명시적으로 다수의 코어를 관리하는 새로운 프로세서 모델이 기존의 단일 프로세서 및 다중코어 설계의 한계를 초월해 성능 향상을 이끌 수 있는가?
• RQ2 숨겨진 또는 추측 기반 처리 유닛에 의존하지 않고도 코어 협업을 프로그래밍 가능하고 효율적으로 만들 수 있는가?
• RQ3 명시적 다수 프로세서 방법(EMPA)이 임베디드 및 고성능 시스템에서 OS 오버헤드를 줄이고 실시간 결정성을 향상시킬 수 있는 정도는 어느 정도인가?
• RQ4 코어들이 대량의 데이터 처리를 위해 동적으로 조율될 경우, 단일 스레드 애플리케이션에서 달성 가능한 성능 향상은 어느 정도인가?
• RQ5 기존의 다중코어 시스템에 비해 EMPA 모델이 가속기 통합을 얼마나 단순화하고 하드웨어 복잡성을 줄이는가?

주요 결과

• EMPA 아키텍처는 벡터 합 연산과 같은 데이터 병렬 워크로드에서 컴퓨팅 처리량을 수십 배까지 향상시킨다.
• SUMUP 모드에서 장거리 벡터에 대해 코어 활용도 효율성(α_eff)이 최대 1.0에 도달하여 보조 코어의 거의 최적의 활용을 보여준다.
• 스피드업(S_k)은 31개 코어(1개 부모 + 30개 보조)에서趋기하며, 코어 재사용 덕분에 임의로 긴 벡터 길이에서도 성능 향상이 유지된다.
• 운영 체제 서비스가 필요 없어지며, QT가 원자적이고 자가 포함되어 있어 컨텍스트 스위칭이 제거되고 실시간 동작이 단순화된다.
• 숨겨진 처리 유닛을 관리하는 불필요한 논리 회로를 제거함으로써 트랜지스터 수와 전력 소비가 감소한다.
• 가속기와 표준 인터페이스를 통해 EMPA 프로세서에 쉽게 연결할 수 있으며, 프로세서가 외부 회로와의 데이터 및 신호 교환을 네이티브로 지원한다.