[논문 리뷰] A Fault Tolerance Improved Majority Voter for TMR System Architectures

Padmanabhan Balasubramanian, K. Sudhakara Prasad|arXiv (Cornell University)|2016. 05. 12.

Radiation Effects in Electronics참고 문헌 27인용 수 42

한 줄 요약

이 논문은 나노스케일 기술에서의 임계적인 한계인 기능 모듈과 복구자 자신에서 동시에 고장이 발생하는 경우에도 내성적인 복구 능력을 향상시키는 새로운 고장 내성적인 majority voter를 제안한다. 제안된 복구자는 기존 설계 대비 더 높은 고장 내성성, 더 낮은 전력 소모, 더 낮은 지연, 더 작은 면적을 확보하였으며, 32/28nm CMOS 시뮬레이션을 통해 검증되었다.

ABSTRACT

For digital system designs, triple modular redundancy (TMR), which is a 3-tuple version of N-modular redundancy is widely preferred for many mission-control and safety-critical applications. The TMR scheme involves two-times duplication of the simplex system hardware, with a majority voter ensuring correctness provided at least two out of three copies of the system remain operational. Thus the majority voter plays a pivotal role in ensuring the correct operation of the system. The fundamental assumption implicit in the TMR scheme is that the majority voter does not become faulty, which may not hold well for implementations based on latest technology nodes with dimensions of the order of just tens of nanometers. To overcome the drawbacks of the classical majority voter some new voter designs were put forward in the literature with the aim of enhancing the fault tolerance. However, these voter designs generally ensure the correct system operation in the presence of either a faulty function module or the faulty voter, considered only in isolation. Since multiple faults may no longer be excluded in the nanoelectronics regime, simultaneous fault occurrences on both the function module and the voter should be considered, and the fault tolerance of the voters have to be analyzed under such a scenario. In this context, this article proposes a new fault-tolerant majority voter which is found to be more robust to faults than the existing voters in the presence of faults occurring internally and/or externally to the voter. Moreover, the proposed voter features less power dissipation, delay, and area metrics based on the simulation results obtained by using a 32/28nm CMOS process.

연구 동기 및 목표

• 나노스케일 기술의 미세화로 인해 TMR 시스템에서 동시에 발생하는 고장 위험이 증가하고 있음을 고려하여, 기능 모듈과 majority 복구자 모두에서 동시에 고장이 발생하는 상황을 해결하고자 한다.
• 기존 복구자 설계의 한계를 극복하고자 하며, 복구자 또는 모듈의 고장만을 가정하는 것이 아니라 둘 다 동시에 고장나는 경우를 고려한다.
• 기능 모듈과 복구자 모두에서 내부 및/또는 외부 고장을 동시에 견딜 수 있도록 시스템의 정확성을 유지하는 majority 복구자 아키텍처를 개발하고자 한다.
• 제안된 복구자 설계에서 전력 소모, 전파 지연, 면적 효율성과 같은 주요 하드웨어 지표를 향상시키고자 한다.
• 32/28nm CMOS 공정 기술을 사용한 시뮬레이션을 통해 제안된 복구자의 성능과 고장 내성성을 검증하고자 한다.

제안 방법

• 복구자와 기능 모듈 양쪽에서 고장을 탐지하고 내성적으로 견딜 수 있도록 冗 redundancy와 오류 탐지 메커니즘을 통합한 새로운 majority 복구자 회로를 설계한다.
• 복구자 자체가 고장 났을 경우에도 세 개의 부속 모듈에서 오는 오류 출력을 식별할 수 있도록 복구자 내부에 고장 탐지 논리를 통합한다.
• 복구자 출력을 상호 검증하기 위해 이중 경로 또는 이중 투표 아키텍처를 도입하여 복구자에 의한 고장 발생 가능성을 줄인다.
• 제안된 복구자 구조에서 면적, 지연, 전력 소모를 최소화하기 위해 CMOS 회로 최적화 기법을 적용한다.
• 32/28nm CMOS 공정을 사용하여 모듈과 복구자에서 단일 및 다중 고장을 유도한 다양한 고장 주입 시나리오에서 제안된 복구자를 시뮬레이션한다.
• 정량적 지표를 사용하여 제안된 복구자의 성능 및 고장 내성성을 기존의 고전적 및 개선된 majority 복구자 설계와 비교한다.

실험 결과

연구 질문

• RQ1 기능 모듈과 복구자가 동시에 고장 났을 경우, 제안된 majority 복구자는 어떻게 시스템의 정확성을 유지하는가?
• RQ2 기존 복구자 설계와 비교해 복구자가 동시에 내부 및 외부 고장을 견딜 수 있는 능력은 어떠한가?
• RQ3 기존 및 이전에 개선된 majority 복구자 설계와 비교해 제안된 복구자는 전력 소모, 지연, 면적을 얼마나 줄였는가?
• RQ4 복구자의 아키텍처는 어떻게 부속 모듈과 복구자 자체에서 고장을 탐지하고 완화하는가?
• RQ5 나노스케일 CMOS 기술 환경에서 제안된 복구자의 성능 및 신뢰성 간의 상충 관계는 어떠한가?

주요 결과

• 제안된 majority 복구자는 특히 기능 모듈과 복구자 양쪽에서 동시에 고장이 발생하는 경우 기존 설계 대비 뛰어난 고장 내성성을 보였다.
• 시뮬레이션 결과에 따르면, 기준 설계 및 이전 복구자 설계 대비 더 낮은 동적 및 누설 전력 소모를 기록하여 전력 소모가 크게 감소하였다.
• 복구자 회로의 최적화된 논리 경로와 감소된 트anzistor 수로 인해 전파 지연이 감소하여 전체 시스템의 반응 시간이 향상되었다.
• 기존 구현 대비 더 작은 면적을 차지하였으며, 이는 효율적인 회로 합성과 감소된 구성 요소 수에 기인하였다.
• 스티ck-at 및 일시적 고장을 포함한 다중 고장 조건에서도 정확한 출력을 유지하여 나노스케일 환경에서의 강건성을 입증하였다.
• 32/28nm CMOS 공정 기반 시뮬레이션 결과, 제안된 복구자는 전력, 지연, 면적, 고장 내성성의 모든 주요 지표에서 기존 솔루션을 뛰어넘는 성능을 확보하였다.