[논문 리뷰] A framework for reversible circuit complexity

Mathias Soeken, Nabila Abdessaied외 1명|arXiv (Cornell University)|2014. 07. 22.

Quantum Computing Algorithms and Architecture참고 문헌 13인용 수 7

한 줄 요약

이 논문은 단일 타겟 게이트에 대한 선형 상계와 Toffoli 게이트에 대한 지수하한을 사용하여 가역 회로 복잡도를 분석하는 프레임워크를 제안한다. ESOP 기반 합성 기법을 활용하여 제어 함수에 소수의 곱항이 포함된 경우 가역 함수가 선형 크기의 Toffoli 회로로 구현될 수 있음을 보이며, 기존의 경계를 초월하는 '최적보다 우수한' 임bedding 전략을 제안하여 보조 선수 수를 기존 경계 이하로 줄인다.

ABSTRACT

Reversible single-target gates are a generalization of Toffoli gates which are a helpful formal representation for the description of synthesis algorithms but are too general for an actual implementation based on some technology. There is an exponential lower bound on the number of Toffoli gates required to implement any reversible function, however, there is also a linear upper bound on the number of single-target gates which can be proven using a constructive proof based on a former presented synthesis algorithm. Since single-target gates can be mapped to a cascade of Toffoli gates, this synthesis algorithm provides an interesting framework for reversible circuit complexity. The paper motivates this framework and illustrates first possible applications based on it.

연구 동기 및 목표

• 가역 회로의 복잡도를 분석하기 위한 공식적 프레임워크 수립
• 양자 및 저전력 컴퓨팅 분야에서 중요한 가역 함수에 대해 체계적인 복잡도 분석의 부재를 해결하기 위해
• 분석을 위한 단일 타겟 게이트와 구현을 위한 Toffoli 게이트 사이의 상호 교환 관계 탐색
• 제한된 게이트 유형 하에서 효율적인 합성 가능성을 갖는 함수 클래스 규명
• 기존 방법보다 우수한 보조 선수 사용을 보이는 새로운 임베딩 전략 개발

제안 방법

• 단일 타겟 게이트를 Toffoli 게이트의 연쇄로 매핑하기 위해 배타적 곱합표현식(ESOP)을 사용한다.
• 구성적 합성 알고리즘을 적용하여 임의의 가역 함수를 구현하기 위해 필요한 단일 타겟 게이트 수에 대한 선형 상계를 증명한다.
• 수학적 귀납법을 사용하여 n개의 단일 타겟 게이트를 n개의 선에 적용한 반-바닥형 가역 회로가 정확히 (2^{2^{n-1}})^n개의 서로 다른 함수를 실현할 수 있음을 증명한다.
• 단일 타겟 게이트 내에서 순서화되고 겹치지 않는 타겟 선을 사용하여 가역 함수의 부분 집합에 대한 표준 표현을 정의한다.
• 반-바닥형 회로와의 이항관계를 통해 B_{n-1,n}에 속하는 비가역 함수를 가역 함수로 매핑하는 방법을 제안한다.
• 구조적 제약 조건을 활용하여 기존의 2n−1 기준을 초월해 필요한 보조 선수 수를 줄이는 임베딩 기법을 도입한다.

실험 결과

연구 질문

• RQ1 임의의 가역 함수를 구현하기 위해 필요한 최소 Toffoli 게이트 수는 얼마이며, 단일 타겟 게이트 수와 비교해 어떻게 되는가?
• RQ2 제어 함수의 ESOP 복잡도가 낮은 가역 함수는 선형 크기의 Toffoli 회로로 합성될 수 있는가?
• RQ3 반-바닥형 회로와 같은 제한된 가역 회로 구조로 특징지어질 수 있는 함수 클래스는 무엇인가?
• RQ4 비가역 함수를 기존의 2n−1 기준을 초월해 더 적은 보조 선수 수로 가역 회로에 임베딩할 수 있는가?
• RQ5 단일 타겟 게이트 회로의 구조는 결과 함수 클래스의 크기와 표현력과 어떻게 관련되는가?

주요 결과

• n개의 입력을 갖는 임의의 가역 함수는 최대 n개의 단일 타겟 게이트로 구현 가능하며, 이는 선형 상계를 확립한다.
• 일부 가역 함수는 지수 수준의 Toffoli 게이트가 필요하므로 지수하한이 존재함을 입증한다.
• n개의 선에 n개의 단일 타겟 게이트를 갖는 반-바닥형 가역 회로는 정확히 (2^{2^{n-1}})^n개의 서로 다른 함수를 실현할 수 있으며, 이는 표준 표현을 형성한다.
• 이러한 회로로 실현 가능한 함수의 수는 B_{n-1,n} 내의 부울 함수의 수와 정확히 일치하므로 일대일 대응이 가능하다.
• 새로운 임베딩 전략은 B_{n-1,n}의 함수를 오직 n개의 선만을 사용해 가역 회로로 매핑하며, 기존의 2n−1 선 기준을 초월한다.
• 단일 타겟 게이트의 제어 함수에 상수 개수의 ESOP 곱항이 포함된 함수는 선형 크기의 Toffoli 회로로 합성 가능하다.