[논문 리뷰] A high-level operational semantics for hardware weak memory models

Robert J. Colvin, Graeme Smith|arXiv (Cornell University)|2018. 12. 03.

Parallel Computing and Optimization Techniques참고 문헌 27인용 수 5

한 줄 요약

이 논문은 고수준의 운영 의미론을 제안하며, 추상 데이터 연산과 저수준 어셈블리어를 모두 지원하는 광스펙트럼 언어를 사용하여 하드웨어의 약한 메모리 모델을 기술한다. 이는 의미론적 제약 조건에 기반한 쌍별 명령어 재정렬 메커니즘을 도입하며, 18,000개의 릿머스 테스트를 대상으로 Maude 모델 체킹을 통해 검증되었고, 이는 동시성 데이터 구조의 검증에 적용되었으며, 특히 Chase-Lev 덱에 대한 ARM 전용 수정 구현도 수정되었다.

ABSTRACT

Modern processors deploy a variety of weak memory models, which for efficiency reasons may execute instructions in an order different to that specified by the program text. The consequences of instruction reordering can be complex and subtle, and can impact on ensuring correctness. In this paper we build on extensive work elucidating the semantics of assembler-level languages on hardware architectures with weak memory models (specifically TSO, ARM and POWER) and lift the principles to a straightforward operational semantics which allows reasoning at a higher level of abstraction. To this end we introduce a wide-spectrum language that encompasses operations on abstract data types as well as low-level assembler code, define its operational semantics using a novel approach to allowing reordering of instructions, and derive some refinement laws that can be used to explain behaviours of real processors. In this framework memory models are mostly distinguished via a pair-wise static ordering on instruction types that determines when later instructions may be reordered before earlier instructions. In addition, memory models may use different types of storage systems. For instance, non-multicopy atomic systems allow sibling processes to see updates to different variables in different orders. We encode the semantics in the rewriting engine Maude as a model-checking tool, and develop confidence in our framework by validating our semantics against existing sets of extit{litmus tests} -- small assembler programs -- comparing our results with those observed on hardware and in existing semantics. We also use the tool as a prototype to model check implementations of data structures from the literature against their abstract specifications.

연구 동기 및 목표

• 저수준 하드웨어 세부 사항에서 추상화하면서도 핵심 재정렬 동작을 유지하는 고수준이고 조합 가능한 약한 메모리 모델을 위한 운영 의미론을 제공하기 위해.
• 쌍별 명령어 순서 제약 조건과 저장 시스템 성질에 기반한 의미론을 정의하여 동시성 프로그램에 대한 형식적 추론을 가능하게 하기 위해.
• 광범위한 릿머스 테스트 코퍼스에 대해 의미론을 검증하고, 실제 동시성 데이터 구조의 검증에 적용하기 위해.
• 정밀한 모델 체킹을 통해 복잡한 동시성 버그를 식별하고 수정하기 위해, 예를 들어 ARM 최적화된 Chase-Lev 덱에서의 버그를 수정하기 위해.
• TSO, ARM, POWER 아키텍처 전반에 걸쳐 동시 알고리즘의 정확성에 대한 대수적 및 정밀화 기반 추론을 지원하기 위해.

제안 방법

• 저자들은 고수준 데이터 연산과 저수준 어셈블리어 명령어를 통합하는 광스펙트럼 언어를 정의하여, 추상화 수준 간의 추론을 가능하게 한다.
• 디크스트라의 가호 명령어 언어에서 영감을 얻은 레이블된 전이와 가호를 사용하여, 새로운 운영 의미론을 제안하여 사전 실행과 재정렬을 모델링한다.
• 명령어 재정렬은 명령어 유형 간의 쌍별 정적 순서에 의해 제어되며, 필요한 경우 순차 일관성을 유지한다.
• 의미론은 저장 시스템 성질(예: 다중 복사 원자성 부재)을 통해 메모리 모델을 구분하며, 이는 스레드 간 업데이트의 가시성에 영향을 준다.
• 프레임워크는 Maude 리라이팅 엔진에 인코딩되어 있어 동시성 프로그램과 릿머스 테스트의 자동 모델 체킹을 지원한다.
• 고수준 알고리즘의 추상 사양에 대해 정리 증명과 검증을 지원하기 위해 정밀화 법칙을 유도한다.

실험 결과

연구 질문

• RQ1 TSO, ARM, POWER와 같은 약한 메모리 아키텍처에서 명령어 재정렬을 정확히 모델링할 수 있는 고수준의 운영 의미론은 어떻게 설계할 수 있는가?
• RQ2 순차적 의도를 유지하면서도 성능 최적화된 재정렬을 허용하기 위해 필요한 명령어 간의 쌍별 순서 제약 조건은 무엇인가?
• RQ3 제안된 의미론은 광범위하고 다양한 릿머스 테스트 코퍼스에 대해 검증 가능하며, 기존 하드웨어 동작을 재현할 수 있는가?
• RQ4 이 의미론은 실제 동시성 데이터 구조에서 발생하는 미세한 동시성 버그를 어느 정도 감지하고 설명할 수 있는가?
• RQ5 레이블된 추적과 가호 전이를 사용할 경우, 전통적인 운영 의미론에 비해 추론의 정밀성과 조합 가능성은 어떻게 향상되는가?

주요 결과

• 의미론은 18,000개 이상의 릿머스 테스트에서 알려진 동작을 성공적으로 재현하여, 관측된 하드웨어 동작과 이전의 형식 모델과의 강력한 일치를 보였다.
• 의미론은 ARM 최적화된 Chase-Lev 덱에서 제어 팔레트가 불필요하다는 것을 정확히 식별하였다. 이는 이전 팔레트를 넘어서 재정렬될 수 있기 때문에, 이는 이전에 발견되지 않은 버그를暴露하였다.
• Maude의 도구링은 릿머스 테스트의 효율적 모델 체킹을 가능하게 하였으며, 주소 이동과 같은 복잡한 제약 조건을 처리하는 데 있어 이전 도구들보다 테스트 커버리지에서 뛰어난 성능을 보였다.
• 의미론은 일부 재정렬이 팔레트에 의해 방지되지 않음을 드러내어, 약한 메모리 순서에서 잘못된 동작이 발생할 수 있음을 밝혔다.
• 프레임워크는 대수적 추론과 정밀화를 지원하여, Treiber 스택과 단순 락과 같은 동시 알고리즘의 정확성에 대한 형식적 증명을 가능하게 하였다.
• 레이블된 추적과 가호의 사용은 전통적인 플롯킨 스타일 의미론이 재정렬 제약 조건을 포착하는 데에 한계를 가진다는 점을 극복하여 명령어 의미론의 정밀한 추적을 가능하게 하였다.