[논문 리뷰] A microfabricated surface-electrode ion trap in silicon

J. Britton, D. Leibfried외 14명|ArXiv.org|2006. 05. 19.

Analytical Chemistry and Sensors참고 문헌 3인용 수 26

한 줄 요약

이 논문은 심층 반도체 이온 에칭(DRIE)을 사용하여 벌크 실리콘 웨이퍼 상에 평면 전극을 형성한 마이크로패터닝된 표면 전극 이온 트랩을 제시한다. 이 트랩은 표면에서 약 40 µm 떨어진 곳에 24 Mg+ 이온을 구속하며, 낮은 레이저 산산조각화와 선형 결정에서 최대 12개의 이온을 안정적으로 구속함으로써 확장 가능한 양자 정보 처리 아키텍처를 가능하게 한다.

ABSTRACT

The prospect of building a quantum information processor underlies many recent advances ion trap fabrication techniques. Potentially, a quantum computer could be constructed from a large array of interconnected ion traps. We report on a micrometer-scale ion trap, fabricated from bulk silicon using micro-electromechanical systems (MEMS) techniques. The trap geometry is relatively simple in that the electrodes lie in a single plane beneath the ions. In such a trap we confine laser-cooled 24Mg+ ions approximately 40 microns above the surface. The fabrication technique and planar electrode geometry together make this approach amenable to scaling up to large trap arrays. In addition we observe that little laser cooling light is scattered by the electrodes.

연구 동기 및 목표

• 대규모 양자 정보 처리를 위한 대량 실리콘 공정 기반의 확장 가능하고 CMOS 호환 이온 트랩 아키텍처를 개발하기 위해.
• 이온-전극 거리와 표면 거칠기를 최소화하여 가열을 줄이고 공명성을 향상시키기 위해.
• 최소한의 전극에 의한 광학적 산산조각화로 평면 기하학에서 안정적인 이온 구속을 실현하기 위해.
• 온칩 제어 전자회로 및 확장 가능한 트랩 어레이와의 통합을 가능하게 하기 위해.
• 이온 수명과 운동 상태 제어를 포함한 양자 컴퓨팅 응용 분야에서의 트랩 성능 평가를 위해.

제안 방법

• 보론 도핑된 실리콘 웨이퍼에 심층 반도체 이온 에칭(DRIE)을 사용하여 단일 평면 내 평면 전극을 형성한 표면 전극 이온 트랩의 제작.
• 전자 패tern을 정의하기 위해 광리소그래피를 사용한 후, 이온 구속을 위해 아래면을 노출시키기 위해 웨이퍼 전면을 관통하는 에칭을 수행.
• RF 및 DC 제어 전극을 활용하여 허위 잠재력 우물을 생성하여 이온을 구속하며, 수치 최적화를 통해 미크로모션을 최소화.
• 280 nm 파장의 레이저 냉각을 통해 24 Mg+ 이온을 냉각하며, 레이저를 트랩 표면에 45° 각도로 입사시켜 3축 방향으로 냉각을 구현.
• CCD 카메라를 이용한 형광 영상 촬영을 통한 이온 검출로, 고강도 조명 조건에서도 신호 대 배경 비율 >100:1을 확보.
• 경계 요소 방법을 사용하여 트랩 잠재력의 수치 시뮬레이션 및 전극 전압 최적화를 수행하여 최소한의 미크로모션 달성.

실험 결과

연구 질문

• RQ1 표준 MEMS 기술을 사용하여 고정밀도와 낮은 표면 거칠기를 갖춘 벌크 실리콘에서 단일 층 표면 전극 이온 트랩을 제작할 수 있는가?
• RQ2 실리콘 기반 트랩 기하학이 레이저 산산조각화를 최소화하고 효율적인 레이저 냉각을 가능하게 하는가?
• RQ3 이 제조 방법을 사용하여 최대 12개의 이온을 포함하는 안정적인 장수명 이온 결정을 하나의 트랩에서 형성할 수 있는가?
• RQ4 트랩 기하학 및 재료 선택이 양자 게이트 정밀도에 핵심적인 이异常 가열률을 얼마나 줄이는가?
• RQ5 이 트랩 아키텍처는 온칩 전자회로와의 통합이 가능하며, 상호 연결된 대규모 트랩 어레이로 확장 가능한가?

주요 결과

• 평면 전극 기하학을 사용하여 표면에서 약 40 µm 떨어진 곳에 24 Mg+ 이온을 성공적으로 구속하였다.
• 축주파수 760 kHz를 갖는 12개 이온의 선형 결정이 안정적으로 구속되었으며, 강한 축 방향 구속을 확인하였다.
• 단일 이온 수명은 한 시간을 초월하여, 낮은 가열과 높은 안정성을 나타내었다.
• 전극에 의한 레이저 냉각 빛 산산조각화가 극히 미미하였으며, 40× 포화 강도 조건에서도 신호 대 배경 비율이 100:1을 초과하였다.
• 제조 공정이 전극 표면에서 루트 평균 제곱(RMS) 표면 거칠기를 1 nm 이하로 달성하여, 전기장 비균일성을 감소시켰다.
• 디자인은 CMOS 공정과 호환되며, 단일 칩에 다수의 구속 영역을 확장 가능하게 통합할 수 있다.