[논문 리뷰] A Multi-Gigahertz Analog Transient Recorder Integrated Circuit

Stuart Kleinfelder|arXiv (Cornell University)|2015. 04. 25.

Analog and Mixed-Signal Circuit Design참고 문헌 12인용 수 8

한 줄 요약

이 논문은 1.2 µm CMOS 공정에서 제작된 단일 집적회로로서, 스위치드 커패시터 샘플 앤 홀드 회로와 고속 지연선 기반 씻기 클록을 이용하여 5 GHz 샘플링 속도, 350 MHz 대역폭, 0.7 ps rms 애퍼처 불확실성, 2000:1 신호 대 노이즈 비율을 달성한 4채널의 단일 구조적 다이내믹 트랜지언트 레코더 IC를 제시한다. 이 설계는 16중첩 및 룩어헤드 기능을 갖춘 512타프 엣지 민감성 활성 지연선을 사용하여 정밀한 전이 신호 캡처를 위한 3.2 ns 폭, 200 ps 간격의 샘플링 클록을 생성한다.

ABSTRACT

A monolithic multi-channel analog transient recorder, implemented using switched capacitor sample-and-hold circuits and a high-speed analogically-adjustable delay-line-based write clock, has been designed, fabricated and tested. The 2.1 by 6.9 mm layout, in 1.2 micron CMOS, includes over 31,000 transistors and 2048 double polysilicon capacitors. The circuit contains four parallel channels, each with a 512 deep switched-capacitor sample-and-hold system. A 512 deep edge sensitive tapped active delay line uses look-ahead and 16 way interleaving to develop the 512 sample and hold clocks, each as little as 3.2 ns wide and 200 ps apart. Measurements of the device have demonstrated 5 GHz maximum sample rate, at least 350 MHz bandwidth, an extrapolated rms aperture uncertainty per sample of 0.7 ps, and a signal to rms noise ratio of 2000:1.

연구 동기 및 목표

• 과학적 및 산업적 응용 분야에서 고속 전기적 전이 신호를 캡처하기 위한 고대역폭, 저제트 아날로그 트랜지언트 레코더를 개발하기 위해.
• 통합 아날로그 지연선을 사용하여 서브기가헤르츠 수준의 샘플링 속도를 실현하고 정밀한 타이밍 제어를 달성하기 위해.
• 고속 샘플링 시스템에서의 애퍼처 불확실성과 노이즈를 최소화하기 위해 고도화된 클록 생성 및 스위치드 커패시터 기법을 적용하기 위해.
• 2.1 × 6.9 mm 레이아웃에서 31,000개의 트랜지스터와 2048개의 커패시터를 사용한 완전한 단일 집적회로로 다중채널 솔루션을 구현하기 위해.
• 실리콘 칩 구현을 통해 샘플링 속도, 대역폭, 신호 대 노이즈 비율 등의 성능 지표를 검증하기 위해.

제안 방법

• 시스템은 각 채널에 512타프 스위치드 커패시터 샘플 앤 홀드 어레이를 탑재한 4개의 병렬 채널을 사용하여 고해상도 전이 신호 캡처를 수행한다.
• 512타프 엣지 민감성 타프드 활성 지연선이 샘플링 클록을 생성하며, 16중첩을 통해 높은 시간 해상도를 확보한다.
• 지연선의 전파 지연을 감소시키고 클록 스키우 제어를 향상시키기 위해 룩어헤드 논리가 적용된다.
• 쓰기 클록 신호는 3.2 ns 폭이며 200 ps 간격으로 분리되어 이론적으로 5 GHz 샘플링 속도를 가능하게 한다.
• 2048개의 듀얼폴ysi콘 커패시터와 31,000개 이상의 트랜지스터를 사용한 1.2 µm CMOS 공정에서 설계가 실현되었으며, 2.1 × 6.9 mm 다이 크기이다.
• 지연선의 아날로그 제어를 통해 최적의 전이 신호 캡처를 위한 샘플링 순간을 정밀하게 조정할 수 있다.

실험 결과

연구 질문

• RQ1 CMOS 기술을 사용하여 단일 집적회로 아날로그 트랜지언트 레코더가 5 GHz를 초과하는 샘플링 속도를 달성할 수 있는가?
• RQ2 완전히 통합된 다중채널 전이 기록 시스템에서 실현 가능한 대역폭과 신호 대 노이즈 비율은 무엇인가?
• RQ3 아날로그 지연선을 활용하여 고속 샘플링 회로에서 애퍼처 불확실성을 어떻게 최소화할 수 있는가?
• RQ4 룩어헤드 논리를 갖춘 중첩 지연선은 샘플링 클록의 타이밍 제트를 어느 정도 감소시킬 수 있는가?
• RQ5 작은 크기의 다중채널 스위치드 커패시터 기반 시스템이 전이 신호 캡처에 있어 높은 품질을 유지할 수 있는가?

주요 결과

• 제작된 IC는 측정을 통해 최대 5 GHz의 샘플링 속도를 달성하였다.
• 시스템은 고대역폭 전이 신호에 적합한 최소 350 MHz의 대역폭을 나타내었다.
• 추정된 루트 평균 제곱 애퍼처 불확실성은 0.7 ps로, 높은 시간 정밀도를 보여주었다.
• 신호 대 루트 평균 제곱 노이즈 비율은 2000:1에 도달하여 뛰어난 다이내믹 레인지와 낮은 노이즈 성능을 확인하였다.
• 512타프 지연선은 3.2 ns 폭, 200 ps 간격의 클록을 생성하여 정밀하고 고속의 샘플링을 가능하게 하였다.
• 장치는 1.2 µm CMOS 공정을 사용하여 2.1 × 6.9 mm 다이 크기로 성공적으로 제작 및 테스트되었으며, 31,000개의 트랜지스터와 2048개의 커패시터를 포함하고 있다.