[논문 리뷰] A Novel HW/SW Based NoC Router Self-Testing Methodology

Masoom Nazari, ‪Mina Zolfy Lighvan외 2명|arXiv (Cornell University)|2016. 09. 15.

VLSI and Analog Circuit Testing참고 문헌 15인용 수 4

한 줄 요약

이 논문은 FPGA-DE2-70 보드에서 하드웨어/소프트웨어 공동 설계된 스테가노그래피 기법을 제안하며, 호스트 이미지의 크기의 1/4인 비밀 이미지를 XOR 기반 픽셀 조작을 통해 호스트 이미지에 삽입한다. 각 호스트 픽셀의 두 하위 최하위 비트(LSBs)를 비밀 이미지의 비트 쌍으로 대체함으로써 스테고 이미지에서 거의 최대 엔트로피(≈8)를 달성하여 강력한 보안성과 눈에 띄지 않는 성질을 확보한다.

ABSTRACT

As the complexity of current data flow systems and according infrastructure networks increases, the security of data transition through such platforms becomes more important. Thus, different areas of steganography turn to one of the most challengeable topics of current researches. In this paper a novel method is presented to hide an image into the host image and Hardware/Software design is proposed to implement our stagenography system on FPGA- DE2 70 Altera board. The size of the secret image is quadrant of the host image. Host image works as a cipher key to completely distort and encrypt the secret image using XOR operand. Each pixel of the secret image is composed of 8 bits (4 bit-pair) in which each bit-pair is distorted by XORing it with two LSB bits of the host image and putting the results in the location of two LSB bits of host image. The experimental results show the effectiveness of the proposed method compared to the most recently proposed algorithms by considering that the obtained information entropy for encrypt image is approximately equal to 8.

연구 동기 및 목표

• 복잡한 데이터 플로우 시스템에서의 안전한 데이터 전송 증가 수요를 해결하기 위해.
• 이미지 기반 데이터 숨기기에서 높은 보안성과 눈에 띄지 않는 성질을 보장하는 스테가노그래피 기법을 개발하기 위해.
• 실시간으로 효율적인 스테가노그래픽 삽입을 위한 FPGA 플랫폼에서 하드웨어-소프트웨어 공동 설계 솔루션을 구현하기 위해.
• 스테고 이미지에서 높은 정보 엔트로피를 달성하여 통계 분석에 대한 강력한 저항력을 나타내기 위해.

제안 방법

• 비밀 이미지는 4비트 쌍으로 나뉘며, 이는 호스트 이미지 픽셀의 두 하위 최하위 비트(LSBs)에 삽입된다.
• 비밀 이미지의 각 4비트 쌍은 해당 호스트 이미지 픽셀의 두 하위 최하위 비트와 XOR 연산을 수행한다.
• XOR 연산의 결과가 호스트 이미지 픽셀의 두 하위 최하위 비트를 대체함으로써 비밀 데이터가 효과적으로 숨겨진다.
• 호스트 이미지가 암호 키 역할을 하여 비밀 이미지가 완전히 왜곡되고 암호화되어 보안성이 향상된다.
• 이 방법은 FPGA-DE2-70 보드에 구현되어 실시간 하드웨어 가속을 통한 스테가노그래픽 삽입을 가능하게 한다.
• 성능과 유연성을 균형 있게 확보하기 위해 하드웨어-소프트웨어 공동 설계 접근법을 사용한다.

실험 결과

연구 질문

• RQ1 복잡한 데이터 플로우 시스템을 위한 안전하고 눈에 띄지 않는 이미지 스테가노그래피 기법은 어떻게 설계할 수 있는가?
• RQ2 호스트 이미지를 암호 키로 사용할 경우 스테고 이미지의 보안성과 엔트로피에 어떤 영향을 미치는가?
• RQ3 FPGA에서의 하드웨어-소프트웨어 공동 설계는 높은 정보 엔트로피를 확보하면서도 효율적이고 실시간으로 스테가노그래픽 삽입을 달성할 수 있는가?
• RQ4 최근에 제안된 스테가노그래픽 알고리즘과 비교해 본다면, 제안된 방법은 엔트로피와 보안성 측면에서 어떤가?

주요 결과

• 제안된 스테가노그래피 기법은 스테고 이미지에서 약 8의 정보 엔트로피를 달성하여 거의 완벽한 무작위성과 통계적 공격에 대한 강력한 저항력을 나타낸다.
• 호스트 이미지를 암호 키로 사용함으로써 비밀 이미지가 완전히 왜곡되고 암호화되어 보안성이 향상된다.
• 이 방법은 각 호스트 픽셀의 두 하위 최하위 비트만을 활용하여 호스트 이미지 크기의 1/4인 비밀 이미지를 효과적으로 삽입한다.
• FPGA 기반 구현은 실시간 처리를 가능하게 하여 스테가노그래픽 시스템에 대한 하드웨어 가속의 실현 가능성을 입증한다.
• XOR 기반 비트 쌍 대체 기법은 최소한의 시각적 왜곡을 유도하여 숨겨진 데이터의 눈에 띄지 않는 성질을 유지한다.
• 실험 결과는 이 방법이 최근에 제안된 알고리즘들보다 엔트로피와 보안성 측면에서 뛰어나다는 것을 확인한다.