[논문 리뷰] A Power-Efficient Binary-Weight Spiking Neural Network Architecture for Real-Time Object Classification

Pai-Yu Tan, Po-Yao Chuang외 3명|arXiv (Cornell University)|2020. 03. 12.

Advanced Memory and Neural Computing참고 문헌 22인용 수 7

한 줄 요약

이 논문은 실시간이고 온칩 객체 분류를 위한 2D 시스톨릭 어레이 기반의 전력 효율적인 이진 가중치 스파iking 신경망(BW-SNN) 하드웨어 아키텍처를 제안한다. 전체 네트워크를 온칩에 저장하고 시스톨릭 어레이 설계를 통해 데이터 재사용을 극대화함으로써, 5층의 BW-SNN는 최신 기술 대비 면적은 7배 작고, 인퍼런스 당 에너지는 23배 적게 소비하며, MNIST에서 98.73%의 정확도를 달성한다. 이는 초저전력 소비로 고급 CNN 아키텍처를 지원하는 첫 번째 SNN 하드웨어임을 보여준다.

ABSTRACT

Neural network hardware is considered an essential part of future edge devices. In this paper, we propose a binary-weight spiking neural network (BW-SNN) hardware architecture for low-power real-time object classification on edge platforms. This design stores a full neural network on-chip, and hence requires no off-chip bandwidth. The proposed systolic array maximizes data reuse for a typical convolutional layer. A 5-layer convolutional BW-SNN hardware is implemented in 90nm CMOS. Compared with state-of-the-art designs, the area cost and energy per classification are reduced by 7$ imes$ and 23$ imes$, respectively, while also achieving a higher accuracy on the MNIST benchmark. This is also a pioneering SNN hardware architecture that supports advanced CNN architectures.

연구 동기 및 목표

• 외부 메모리 대역폭을 제거함으로써 엣지 디바이스에서 초저전력 실시간 객체 분류를 가능하게 하기 위해.
• 기존 설계에서 드문 고급 CNN 아키텍처를 SNN 하드웨어에서 지원하기 위해.
• 이진 가중치 네트워크와 효율적인 데이터 재사용을 통해 면적과 에너지 소비를 최소화하기 위해.
• 90nm CMOS 공정을 사용해 전체 5층 컨볼루션 BW-SNN를 온칩 가중치 저장 및 실시간 인퍼런스 기능과 함께 구현하기 위해.
• 최신 기술 대비 SNN 및 DNN 하드웨어 가속기 대비 뛰어난 에너지 및 면적 효율성을 입증하기 위해.

제안 방법

• 2D 시스톨릭 어레이는 PE 어레이와 버퍼 체인을 사용하여 3D 입력을 가진 2D 컨볼루션을 효율적으로 계산하고 데이터 재사용을 극대화한다.
• 계산을 단순화하고 온칩 저장 요구량을 줄이기 위해 이진 가중치를 사용하여 전체 네트워크를 온칩에 저장할 수 있도록 한다.
• 시스톨릭 어레이가 K개의 3D 커널을 (JC, I) 행렬로 재구성하고 전치함으로써 2D PE 어레이에 매핑하여 효율적인 MAC 연산을 수행한다.
• C-워드 저장 용량을 가진 (I-1)W + J개의 버퍼 체인은 컨볼루션 계산을 위한 적절한 데이터 스케줄링과 지연 정렬을 가능하게 한다.
• 뉴런 블록은 국부적 SRAM에 저장된 파rameter를 사용해 적립-화염(IF) 동역학을 구현하며, 다음 레이어의 출력 스파이크를 생성한다.
• 225K equivalent gates와 12.75KB 온칩 SRAM을 갖춘 90nm CMOS 공정으로 제작되었으며, 100MHz에서 52mW의 전력 소비로 동작한다.

실험 결과

연구 질문

• RQ1 이진 가중치 SNN 하드웨어 아키텍처는 외부 메모리 접근 없이 엣지 디바이스에서 실시간 초저전력 객체 분류를 달성할 수 있는가?
• RQ2 어떻게 시스톨릭 어레이를 효과적으로 매핑하여 전체 컨볼루션 BW-SNN를 고도로 데이터 재사용하고 최소한의 면적 오버헤드로 지원할 수 있는가?
• RQ3 SNN 하드웨어에서 이진 가중치와 시스톨릭 어레이 설계를 조합함으로써 에너지, 면적, 정확도 측면에서 어떤 성능 향상을 달성할 수 있는가?
• RQ4 기존 대부분의 SNN 하드웨어와 달리, 제안된 아키텍처는 딥 컨볼루션 네트워크와 같은 고급 CNN 아키텍처를 지원할 수 있는가?
• RQ5 표준 벤치마크에서 제안된 BW-SNN는 최신 기술의 DNN 및 SNN 가속기와 비교해 에너지 효율성과 정확도 측면에서 어떻게 비교되는가?

주요 결과

• 5층 BW-SNN 하드웨어는 0.095ms의 지연 시간과 4.991 µJ의 인퍼런스 당 에너지 소비로 MNIST 벤치마크에서 98.73%의 정확도를 달성한다.
• 최신 기술 대비 SNN 및 DNN 가속기 대비 에너지 소비는 23배 감소하고 면적은 7배 감소했으며, 더 높은 정확도를 확보했다.
• 칩은 100MHz에서 52mW의 전력 소비로 2.07mm²의 다이 사이즈를 보이며, 엣지 인퍼런스를 위한 초저전력 작동을 입증했다.
• 포스트레이아웃 시뮬레이션은 실시간 인퍼런스를 지원하며 0.5ms의 지연 시간을 확보함을 확인했으며, 실세계 응용에 충분하다.
• 시스톨릭 어레이는 전체 온칩 네트워크 저장을 가능하게 하여 외부 메모리 대역폭을 제거하고 시스템 수준의 전력 소비를 감소시켰다.
• 이 아키텍처는 딥 컨볼루션 네트워크와 같은 고급 CNN 아키텍처를 지원하는 최초의 SNN 하드웨어로, 엣지 디바이스에서의 실용적 구현을 가능하게 한다.