[논문 리뷰] A Quantum von Neumann Architecture for Large-Scale Quantum Computing

Matthias F. Brandl|arXiv (Cornell University)|2017. 02. 08.

Quantum Computing Algorithms and Architecture참고 문헌 113인용 수 21

한 줄 요약

이 논문은 대규모 고장 내성 양자 컴퓨팅을 위한 양자 폰 노이만 아키텍처를 제안하며, 전용 하드웨어를 갖춘 트랩된 이온 시스템을 모델링하여 계산, 메모리, 양자 정보 전송을 전담한다. 이는 고전적 CPU 원리를 응용한 확장성 있고 단순화된 설계인 양자 4004를 도입하여 단일 큐비트 게이트 작업을 10 μs, 이중 큐비트 게이트 작업을 20 μs 내로 수행하며, 다중화 이온 트랩과 파이ipel라인 연산을 통해 최대 32,768 큐비트 이온을 저장한다.

ABSTRACT

As the size of quantum systems becomes bigger, more complicated hardware is required to control these systems. In order to reduce the complexity, I discuss the amount of parallelism required for a fault-tolerant quantum computer and what computation speed can be achieved in different architectures. To build a large-scale quantum computer, one can use architectural principles, from classical computer architecture, like multiplexing or pipelining. In this document, a Quantum von Neumann architecture is introduced which uses specialized hardware for the different tasks of a quantum computer, like computation or storage. Furthermore, it requires long qubit coherence and the capability to move quantum information between the different parts of the quantum computer. As an example, a Quantum von Neumann architecture for trapped ions is presented which incorporates multiplexing in the memory region for large-scale quantum computation. To illustrate the capability of this architecture, a model trapped ion quantum computer based on Quantum von Neumann architecture, the Quantum 4004, is introduced. Its hardware is optimized for simplicity and uses the classical Intel 4004 CPU from 1971 as a blueprint. The Quantum 4004 has only a single processing zone and is structured in 4 qubit packages. Its quantum memory can store up to 32768 qubit ions and its computation speed is 10 $μ$s for single qubit operations and 20 $μ$s for two-qubit operations.

연구 동기 및 목표

• 모듈성, 파이ipel라인, 다중화와 같은 고전적 컴퓨터 아키텍처 원리를 적용하여 대규모 양자 시스템을 제어하는 데 증가하는 복잡성을 해결한다.
• 냉각 시스템에서 각 큐비트에 대한 제어선으로 인한 열 부담과 배선 부담을 줄여 대규모 양자 컴퓨터의 고전적 제어 오버헤드를 감소시킨다.
• 양자 오류 정정 중의 유휴 시간을 활용하고 전용 메모리 및 처리 영역을 통해 연산을 순차화하여 고장 내성 양자 계산을 가능하게 한다.
• 장수명 공명 시간과 구성 요소 간 효율적인 양자 정보 전송을 지원하는 확장성 있고 모듈러한 트랩된 이온을 위한 아키텍처를 설계한다.
• 인텔 4004를 블루프린트로 삼아 고전적 제어 논리와 양자 하드웨어 구성 구조를 통합하는 구체적인 설계인 양자 4004를 통해 실현 가능성을 입증한다.

제안 방법

• 복잡성을 줄이기 위해 양자 메모리, 처리, 제어 논리를 별도의 하드웨어 영역으로 분리함으로써 폰 노이만 모델을 채택한다.
• 이온 트랩 어레이를 사용하여 공간적으로 조직된 이온 체인을 통해 최대 32,768 큐비트를 저장하는 다중화 메모리 영역을 실현한다.
• 계산을 순차화하고 실시간 제어 요구를 줄이기 위해 양자 연산의 파이ipel라인을 구현함으로써 더 긴 공명 시간을 가능하게 한다.
• 통신 대역폭을 줄이고 고속·저노이즈 신호 생성을 가능하게 하기 위해 트랩 근처에 위치한 FPGA와 DAC를 통해 고전적 제어를 통합하며, RAM에 저장된 전압 램프 프로파일을 활용한다.
• 냉각 가능 DAC 유닛과 트랩 근처에 위치한 아날로그 스위치를 설계하여 커패시티브 로딩과 냉각기의 열 부담을 감소시킨다.
• 지면 평면을 DC 세그먼트 아래에 배치하고 임의의 기생 커패시턴스(C′_seg)를 감소시켜 평면형 이온 트랩에서 RF 안정성과 교차 캐리어를 향상시키기 위한 트랩 기하학적 최적화를 적용한다.

실험 결과

연구 질문

• RQ1 파이ipel라인, 다중화, 모듈성과 같은 고전적 컴퓨터 아키텍처 원리는 대규모 양자 컴퓨터에서 제어 복잡성을 어떻게 줄일 수 있는가?
• RQ2 냉각 시스템에서 열 부담과 배선 부담을 최소화하면서 효율적인 양자 정보 전송 및 저장을 가능하게 하는 아키텍처 설계는 무엇인가?
• RQ3 양자 오류 정정 중의 유휴 시간을 활용함으로써 실시간 제어 요구를 줄일 수 있는 고장 내성 양자 컴퓨터를 구축할 수 있는가?
• RQ4 중앙 집중식 처리 영역과 다중화된 이온 저장을 갖춘 분산 메모리와 함께, 트랩된 이온 양자 컴퓨터의 스케일링 실용적 한계는 무엇인가?
• RQ5 칩 내 RAM과 냉각 가능 구성 요소를 갖춘 FPGA 기반 DAC를 사용하여 고속·저노이즈 이온 트랩 전압 제어를 어떻게 달성할 수 있는가?

주요 결과

• 제안된 양자 폰 노이만 아키텍처는 계산, 메모리, 제어를 별도의 기능 단위로 분리하여 대규모 양자 시스템에서 고전적 제어의 복잡성을 크게 감소시킨다.
• 양자 4004 설계는 단일 큐비트 게이트 작업을 10 μs, 이중 큐비트 작업을 20 μs 내로 수행하여 고장 내성 양자 알고리즘에 적합한 실용적인 계산 속도를 입증한다.
• 다중화된 이온 저장은 4큐비트 패키지 단위로 최대 32,768 큐비트 이온을 저장할 수 있도록 하여 확장 가능한 메모리 아키텍처를 지원하며 대규모 양자 계산을 가능하게 한다.
• 양자 연산의 파이ipel라인은 계산을 순차화하여 모든 큐비트를 동시에 제어할 필요를 줄여 냉각 환경에서의 열 부담과 배선 부담을 감소시킨다.
• DC 세그먼트 아래에 지면 평면을 배치하고 기생 커패시턴스를 감소시킨 최적화된 트랩 기하학은 기생 커패시턴스를 줄이고 RF 안정성을 향상시켜 최소한의 교차 캐리어로 신뢰성 있는 운영을 가능하게 한다.
• 칩 내 RAM과 냉각 가능 구성 요소를 갖춘 FPGA 기반 DAC 시스템은 최소한의 인터커넥트로 고속(100+ MSamples/s), 저노이즈 전압 제어를 가능하게 하며, 100 MHz 이상의 주파수에서 양자화 노이즈를 효과적으로 필터링한다.