[논문 리뷰] A Survey of System Architectures and Techniques for FPGA Virtualization

Masudul Hassan Quraishi, Erfan Bank Tavakoli외 1명|arXiv (Cornell University)|2020. 11. 18.

Physical Unclonable Functions (PUFs) and Hardware Security참고 문헌 71인용 수 4

한 줄 요약

이 종합적 서베이는 FPGA 가상화 시스템 아키텍처 및 기법에 대한 포괄적인 분석을 제공하며, 하드웨어 복잡성의 추상화, 자원 공유, 고립을 통해 클라우드 및 엣지 컴퓨팅 환경에서 다중 다수 사용자 환경을 구현하는 데 초점을 맞춘다. 확장성, 보안성, 고립성과 같은 핵심 과제를 규명하고, 다중 FPGA 가상화 및 강화된 고립 메커니즘을 위한 향후 연구 방향을 제시한다.

ABSTRACT

FPGA accelerators are gaining increasing attention in both cloud and edge computing because of their hardware flexibility, high computational throughput, and low power consumption. However, the design flow of FPGAs often requires specific knowledge of the underlying hardware, which hinders the wide adoption of FPGAs by application developers. Therefore, the virtualization of FPGAs becomes extremely important to create a useful abstraction of the hardware suitable for application developers. Such abstraction also enables the sharing of FPGA resources among multiple users and accelerator applications, which is important because, traditionally, FPGAs have been mostly used in single-user, single-embedded-application scenarios. There are many works in the field of FPGA virtualization covering different aspects and targeting different application areas. In this survey, we review the system architectures used in the literature for FPGA virtualization. In addition, we identify the primary objectives of FPGA virtualization, based on which we summarize the techniques for realizing FPGA virtualization. This survey helps researchers to efficiently learn about FPGA virtualization research by providing a comprehensive review of the existing literature.

연구 동기 및 목표

• 소프트웨어 개발자들이 낮은 수준의 하드웨어 복잡성과 추상화 부족으로 인해 FPGA 도입에 어려움을 겪는 문제를 해결하기 위해.
• 멀티테넌시 환경에서 여러 사용자 및 애플리케이션 간에 FPGA 자원을 효율적으로 공간적·시간적 공유할 수 있도록 하기 위해.
• 애플리케이션 개발자들이 FPGA에 접근하기 쉽게 하기 위해 하드웨어 추상화 및 표준화된 인터페이스를 제공하기 위해.
• 공유된 FPGA 환경에서 보안성과 내구성을 유지하기 위해 강력한 성능, 기능, 결함 고립을 확보하기 위해.
• 현재 연구에서의 격차를 규명하며, 특히 다중 FPGA 가상화 및 종합적인 고립 메커니즘에 중점을 두기 위해.

제안 방법

• 가상화 수준에 따라 자원 수준, 노드 수준, 다중 노드 수준 가상화로 FPGA 가상화 기법을 분류하기 위해.
• FPGA 쉘, 동적 부분 재구성(DPR), PCIe 기반 통신을 사용하는 시스템 아키텍처를 분석하여 가상화된 FPGA 관리에 활용되는 기법을 검토하기 위해.
• 물리적 재구성 가능 영역(PRR)을 사용한 하드웨어 분할 및 자원 풀링을 통해 가상 FPGA(vFPGA)를 생성하는 기법을 검토하기 위해.
• 하드웨어 기반 PCIe 컨트롤러와 DPR를 활용한 결함 고립 메커니즘을 평가하고, 장애 복구 및 서비스 재매핑을 위한 프로토콜을 검토하기 위해.
• 전력 측면채널 공격과 같은 보안 위협을 조사하고, 악성 자원 소비를 탐지하기 위한 온칩 전력 모니터링 기반의 대안을 제안하기 위해.
• 전체 FPGA 컴파일 오버헤드를 피하기 위해 명령어 세트 기반 방법을 활용하는 AI/ML 가속 프레임워크를 검토하기 위해.

실험 결과

연구 질문

• RQ1 어떻게 FPGA 가상화가 저수준 하드웨어 세부 정보를 추상화하여 소프트웨어 개발자들이 원활하게 접근할 수 있도록 할 수 있는가?
• RQ2 클라우드 및 엣지 환경에서 다수의 테넌트 간에 FPGA 자원을 효율적으로 공유할 수 있도록 지원하는 시스템 아키텍처 및 기법은 무엇인가?
• RQ3 멀티테넌시 FPGA 가상화 시스템에서 기능적, 성능적, 결함 고립은 어떻게 달성할 수 있는가?
• RQ4 현재의 FPGA 가상화 접근 방식은 다수의 물리적 FPGA 또는 네트워크 기반 클러스터에 걸쳐 확장하는 데 어떤 한계를 지니는가?
• RQ5 공유된 FPGA 환경에서 전력 측면채널 공격과 같은 보안 위협은 어떻게 완화할 수 있는가?

주요 결과

• 대부분의 기존 FPGA 가상화 접근 방식은 단일 FPGA에 국한되어 있으며, 물리적 재구성 가능 영역(PRR)을 vFPGA의 경계로 간주함으로써 확장성에 제약을 받는다.
• 다중 물리적 FPGA를 하나의 논리적 vFPGA로 추상화하는 다중 FPGA 가상화는 아직 탐색이 부족하며, 향후 핵심 연구 방향으로 남아 있다.
• 결함 고립은 PCIe 컨트롤러 및 DPR와 같은 하드웨어 기능을 통해 지원되지만, 견고한 장애 처리를 위해서는 시스템 수준의 복구 프로토콜이 필요하다.
• 공유된 FPGA 환경에서는 전력 측면채널 공격과 같은 보안 취약성이 존재하며, 온칩 전력 모니터링을 통해 악성 행동을 탐지할 수 있다.
• 기존의 FPGA를 위한 AI/ML 가속 프레임워크는 다중 FPGA 배포 지원이 부족하고 고립 문제를 간과함으로써 멀티테넌시 환경에서의 실용성에 한계를 지닌다.
• 기능 고립은 별도의 하드웨어 자원 풀을 할당하는 방식으로 부분적으로 해결되었지만, 물리적 자원을 공유하면서도 강력한 고립을 확보하기 위한 깊이 있는 연구가 더 필요하다.