[논문 리뷰] A Universal Multi-Hierarchy Figure-of-Merit for On-Chip Computing and Communications

Shuai Sun, Vikram K. Narayana외 3명|arXiv (Cornell University)|2016. 12. 07.

Photonic and Optical Devices참고 문헌 31인용 수 12

한 줄 요약

이 논문은 지연, 에너지 효율성, 스케일링, 비용을 통합하여 현장 내 컴퓨팅 및 통신 기술을 평가하는 보편적인 다중계층 성능 지표인 CLEAR를 소개한다. 이는 전기, 광학, 플라스모닉, 하이브리드 기반의 다양한 인터커넥트를 정확하고 바닥에서부터의 비교를 가능하게 하며, 소형 칩 크기에서도 광학 기술의 경쟁력을 입증한다.

ABSTRACT

Continuing demands for increased compute efficiency and communication bandwidth have led to the development of novel interconnect technologies with the potential to outperform conventional electrical interconnects. With a plurality of interconnect technologies to include electronics, photonics, plasmonics, and hybrids thereof, the simple approach of counting on-chip devices to capture performance is insufficient. While some efforts have been made to capture the performance evolution more accurately, they eventually deviate from the observed development pace. Thus, a holistic figure of merit (FOM) is needed to adequately compare these recent technology paradigms. Here we introduce the Capability-to-Latency-Energy-Amount-Resistance (CLEAR) FOM derived from device and link performance criteria of both active optoelectronic devices and passive components alike. As such CLEAR incorporates communication delay, energy efficiency, on-chip scaling and economic cost. We show that CLEAR accurately describes compute development including most recent machines. Since this FOM is derived bottom-up, we demonstrate remarkable adaptability to applications ranging from device-level to network and system-level. Applying CLEAR to benchmark device, link, and network performance against fundamental physical compute and communication limits shows that photonics is competitive even for fractions of the die-size, thus making a case for on-chip optical interconnects.

연구 동기 및 목표

• 광학, 플라스모닉, 전기 인터커넥트와 같은 신규 현장 내 인터커넥트 기술을 비교할 수 있는 통합된 지표가 부족한 문제를 해결한다.
• 기존 성능 지표들이 스케일링에 실패하거나 관측된 성능 추세에서 벗어나는 한계를 극복한다.
• 장치, 링크, 시스템 수준의 성능을 다중 계층 수준에서 포괄적으로 포착하는 종합적이고 바닥에서부터의 성능 지표를 개발한다.
• 계산 및 통신 분야의 기본 물리적 한계와 비교하여 인터커넥트 기술의 정확한 벤치마킹을 가능하게 한다.
• 장치 수준부터 네트워크 및 시스템 수준 설계에까지 적용 가능한 확장성 있고 유연한 지표를 확립한다.

제안 방법

• 기본 장치 및 링크 성능 기준에서 유도된 다중계층 성능 지표인 CLEAR(Capability-to-Latency-Energy-Amount-Resistance)를 도출한다.
• 세분화된 네 가지 핵심 차원을 통합: 능력(대역폭), 지연(지연), 에너지 효율성, 저항(비용 및 확장성).
• 장치 수준 특성(예: 재료 특성, 전파 지연)을 시스템 수준 성능으로 연결하기 위해 바닥에서부터의 모델링을 사용한다.
• 다양한 칩 크기와 기술 노드에서 광학, 전기, 하이브리드 인터커넥트를 평가하기 위해 CLEAR를 적용한다.
• 랜더의 원리 및 회절 한계와 같은 이론적 물리적 한계와 성능을 비교한다.
• 실제 현장 내 컴퓨팅 시스템과 인터커넥트 벤치마크와의 비교를 통해 CLEAR의 정확성을 검증한다.

실험 결과

연구 질문

• RQ1 광학, 전기, 플라스모닉 시스템을 포함한 다양한 현장 내 인터커넥트 기술을 공정하게 비교할 수 있는 통합된 성능 지표는 어떻게 설계할 수 있는가?
• RQ2 CLEAR는 현대의 현장 내 컴퓨팅 시스템에서 실제 성능 추세를 어느 정도 정확하게 반영하는가?
• RQ3 CLEAR는 다양한 기술 철학 간의 지연, 에너지 효율성, 스케일링, 비용 간의 상충 관계를 효과적으로 포착할 수 있는가?
• RQ4 특히 칩 크기가 감소할 경우, CLEAR 기준으로 광학 인터커넥트는 전기 인터커넥트와 어떻게 비교되는가?
• RQ5 장치 수준에서 시스템 수준까지의 다양한 계층 수준에서 CLEAR는 정밀도 손실 없이 일관되게 적용될 수 있는가?

주요 결과

• CLEAR는 최신 현장 내 컴퓨팅 시스템, 특히 고급 인터커넥트 기술을 사용하는 시스템의 성능을 정확히 모델링하고 예측할 수 있다.
• 광학 기술은 칩 크기가 작아질수록 여전히 높은 경쟁력을 보이며, 향후 현장 내 네트워크의 실현 가능성을 시사한다.
• 성능 지표는 지연, 에너지 효율성, 스케일링, 비용을 하나의 통합된 일관된 지표로 성공적으로 통합한다.
• CLEAR는 현재 전기 인터커넥트가 기본 물리적 한계에 가까워지고 있음을 드러내며, 광학 대안은 여전히 확장 가능하다고 확인한다.
• CLEAR의 바닥에서부터의 유도 방식은 정확도를 훼손하지 않은 채 장치, 링크, 시스템 수준에서의 적응 가능성을 보장한다.
• 물리적 한계와의 비교를 통해 CLEAR가 차세대 현장 내 인터커넥트를 위한 현실적이고 예측 가능한 평가 프레임워크임을 확인한다.