[논문 리뷰] Accelerating Implicit Finite Difference Schemes Using a Hardware Optimised Implementation of the Thomas Algorithm for FPGAs

Samuel Palmer, David B. Thomas|arXiv (Cornell University)|2014. 02. 20.

Matrix Theory and Algorithms참고 문헌 9인용 수 3

한 줄 요약

이 논문은 FPGAs에 구현된 하드웨어 최적화된 토머스 알고리즘을 제시하여 암시적 유한차분 스킴의 연산을 가속화한다. 산술 연산 수를 8N에서 5N으로 줄이고 메모리 오버헤드를 단지 2N 길이의 벡터로 최소화한다. 이 설계는 다수의 삼중대각선 시스템을 동시에 풀 수 있게 하여 금융 파생상품 가격 산정과 같은 응용 분야에서 성능을 크게 향상시킨다.

ABSTRACT

The design and implementation of the Thomas algorithm optimised for hardware acceleration on an FPGA is presented. The hardware based algorithm combined with custom data flow and low level parallelism available in an FPGA reduces the overall complexity from 8N down to 5N arithmetic operations, and combined with a data streaming interface reduces memory overheads to only 2 N-length vectors per N-tridiagonal system to be solved. The Thomas Core developed allows for multiple tridiagonal systems to be solved in parallel, giving potential use for solving multiple implicit finite difference schemes or accelerating higher dimensional alternating-direction-implicit schemes used in financial derivatives pricing. This paper also discusses the limitations arising from the fixed-point arithmetic used in the design and how the resultant rounding errors can be controlled to meet a specified tolerance level.

연구 동기 및 목표

• 암시적 유한차분 스킴에서 발생하는 삼중대각선 시스템을 풀 이면에서 계산 복잡도를 감소시키기 위해.
• FPGA 전용 데이터 흐름을 활용하여 하드웨어 가속화된 삼중대각선 해법기에서 메모리 오버헤드를 최소화하기 위해.
• 다차원 문제를 위한 다수의 삼중대각선 시스템을 동시에 실행할 수 있도록 하기 위해.
• 사용자가 지정한 허용 오차 수준을 충족시키기 위해 하드웨어 구현에서 고정소수점 산술 오류를 관리하기 위해.

제안 방법

• 하드웨어 아키텍처의 특성을 고려하여 FPGA 아키텍처에 최적화된 맞춤형 토머스 알고리즘 설계를 통해 저수준 병렬성을 활용하기 위해.
• 메모리 접근 및 저장 요구량을 시스템당 2N 길이의 벡터로 줄이기 위해 데이터 스트리밍 인터페이스를 구현하기 위해.
• 하드웨어 제약 조건 하에서 수치 정확도를 유지하기 위해 제어된 반올림을 적용한 고정소수점 산술을 사용하기 위해.
• 핵심 모듈을 다수의 삼중대각선 시스템을 동시에 풀 수 있도록 구성하여 다차원 스킴을 지원하기 위해.
• 산술 연산 수를 8N에서 5N으로 줄이기 위해 파ip라인 실행 및 하드웨어 수준 최적화를 적용하기 위해.

실험 결과

연구 질문

• RQ1 FPGA 가속 환경에서 삼중대각선 시스템의 산술 연산 수를 최소화하기 위해 토머스 알고리즘을 어떻게 재구성할 수 있는가?
• RQ2 하드웨어 가속된 삼중대각선 해법기에서 스트리밍 데이터 인터페이스를 사용할 경우 달성 가능한 메모리 오버헤드는 어느 정도인가?
• RQ3 FPGA에서 다수의 삼중대각선 시스템을 얼마나 병렬로 풀 수 있는가? 이를 통해 다차원 스킴의 가속화에 어느 정도 기여할 수 있는가?
• RQ4 하드웨어 구현에서 고정소수점 산술 오류를 어떻게 제한하여 사용자가 지정한 허용 오차 수준을 충족시킬 수 있는가?

주요 결과

• 하드웨어 최적화된 토머스 알고리즘은 산술 연산 수를 8N에서 5N으로 줄여 계산 효율성을 크게 향상시켰다.
• 메모리 오버헤드는 삼중대각선 시스템당 단지 2N 길이의 벡터로 최소화되어 현장 내 저장에 효율적이다.
• 설계는 다수의 삼중대각선 시스템을 동시에 실행할 수 있도록 지원하여 다차원 교차방향 암시적 스킴의 가속화를 가능하게 한다.
• 반올림 전략을 통해 고정소수점 산술 오류를 제어하여 사용자가 정의한 허용 오차 수준을 충족시킨다.