[논문 리뷰] Adjusting Thermal Stability in Double-Barrier MTJ for Energy Improvement in Cryogenic STT-MRAMs

Esteban Garzón, Raffaele De Rose외 4명|arXiv (Cornell University)|2022. 04. 20.

Magnetic properties of thin films참고 문헌 43인용 수 9

한 줄 요약

이 논문은 77 K에서 에너지 효율성을 달성하기 위해 냉각 상태에서 열적으로 안정화된 더블바리어 자기터널접합(비자기터널접합, DMTJ)을 냉각 상태 STT-MRAM에 활용하는 것을 제안한다. 77 K에서 10년간의 데이터 유지 보장을 유지하면서도 실온에서 비가역성을 낮추기 위해 DMTJ의 단면적을 축소시킴으로써, 읽기당 에너지를 56% 절감하고 쓰기당 에너지를 37% 절감할 수 있으며, 이는 6T-SRAM 대비 매우 에너지 효율적인 임베디드 메모리 시스템을 위한 DMTJ 기반 STT-MRAM의 가능성을 시사한다.

ABSTRACT

This paper investigates the impact of thermal stability relaxation in double-barrier magnetic tunnel junctions (DMTJs) for energy-efficient spin-transfer torque magnetic random access memories (STT-MRAMs) operating at the liquid nitrogen boiling point (77K). Our study is carried out through a macrospin-based Verilog-A compact model of DMTJ, along with a 65nm commercial process design kit (PDK) calibrated down to 77K under silicon measurements. Comprehensive bitcell-level electrical characterization is used to estimate the energy/latency per operation and leakage power at the memory architecture-level. As a main result of our analysis, we show that energy-efficient small-to-large embedded memories can be obtained by significantly relaxing the non-volatility requirement of DMTJ devices at room temperature (i.e., by reducing the cross-section area), while maintaining the typical 10-years retention time at cryogenic temperatures. This makes DMTJ-based STT-MRAM operating at 77K more energy-efficient than six-transistors static random-access memory (6T-SRAM) under both read and write accesses (-56% and -37% on average, respectively). Obtained results thus prove that DMTJ-based STT-MRAM with relaxed retention time is a promising alternative for the realization of reliable and energy-efficient embedded memories operating at cryogenic temperatures.

연구 동기 및 목표

• 77 K에서 작동하는 냉각 상태 STT-MRAM에서 더블바리어 자기터널접합(비자기터널접합, DMTJ)의 에너지 효율성을 조사한다.
• 실온에서 DMTJ의 비가역성을 완화하면서도 77 K에서 10년간의 유지 보장을 유지할 경우의 영향을 평가한다.
• 아키텍처 수준에서 에너지, 지연, 누설 전력 측면에서 DMTJ 기반 STT-MRAM을 기존의 6T-SRAM과 비교 평가한다.
• 정확한 냉각 상태 메모리 분석을 위해 장치, 비트셀, 메모리 아키텍처 수준을 아우르는 교정된 다층 시뮬레이션 프레임워크를 개발한다.

제안 방법

• 열적 안정성과 스위칭 행동을 시뮬레이션하기 위해 DMTJ 장치를 위한 매크로스핀 기반 Verilog-A 컴act 모델을 사용하였다.
• 정확한 트랜지스터 모델링을 위해 실리콘 웨이퍼 측정치를 기반으로 77 K까지 교정된 65 nm CMOS PDK를 활용하였다.
• 온도 의존성 장치 파rameter를 사용하여 비트셀 수준의 전기적 시뮬레이션을 수행하여 에너지, 지연, 누설 전력을 추정하였다.
• 64 kB에서 2 MB까지 다양한 캐시 크기를 대상으로 DESTINY 도구를 사용하여 아키텍처 수준의 시뮬레이션을 수행하여 13 nm 및 40 nm DMTJ 기반 STT-MRAM을 6T-SRAM과 비교하였다.
• 이전 연구에서 기술된 방법에 따라 DMTJ 모델에 도메인 월 효과를 통합하였다 [9].
• 모든 모델을 300 K와 80 K에서의 실험 데이터와 비교하여 검증하였으며, 냉각 상태에서 평균 오차가 10% 미만이었다.

실험 결과

연구 질문

• RQ1 실온에서 DMTJ의 비가역성을 완화하면서도 77 K에서 10년간의 유지 보장을 유지할 경우 STT-MRAM에서 상당한 에너지 절감이 가능할 수 있는가?
• RQ2 다양한 메모리 크기에서 냉각 상태에서 DMTJ 기반 STT-MRAM의 에너지-지연 트레이드오프가 6T-SRAM에 비해 어떻게 다를 것인가?
• RQ3 비록 읽기 지연이 증가하더라도, DMTJ 단면적을 축소시킴으로써 77 K에서 쓰기 에너지 효율성이 얼마나 향상되는가?
• RQ4 냉각 상태 작동이 CMOS 트랜지스터 특성에 미치는 영향은 무엇이며, 이를 체계적 수준의 시뮬레이션에 얼마나 정확하게 모델링할 수 있는가?

주요 결과

• 13 nm DMTJ 기반 STT-MRAM은 77 K에서 6T-SRAM 대비 평균 읽기당 에너지가 56% 낮아졌다.
• 동일한 DMTJ 기반 STT-MRAM은 6T-SRAM 대비 평균 쓰기당 에너지가 37% 낮아졌으며, 이는 상당한 쓰기 에너지 절감을 보여준다.
• 읽기 지연은 6T-SRAM 대비 평균 2.3배 증가했지만, 이는 상당한 에너지 절감으로 상쇄되었다.
• DMTJ 기반 STT-MRAM의 누설 전력은 6T-SRAM 대비 98% 낮아졌으며, 이는 냉각 상태에서 강력한 정적 전력 이점이 있음을 시사한다.
• 13 nm DMTJ 기반 STT-MRAM은 40 nm DMTJ 대비 평균 쓰기 지연을 76% 감소시켰으며, 이는 크기 스케일링이 쓰기 성능 향상에 기여함을 보여준다.
• 교정된 65 nm CMOS PDK 모델은 80 K에서 드레인-소스 전류에 대해 평균 오차가 2% 미만을 기록하여 원본 공급업체 모델보다 훨씬 뛰어난 성능을 보였다.