[논문 리뷰] An End-to-End Analysis of EMFI on Bit-sliced Post-Quantum Implementations

Richa Singh, Saad Islam외 2명|arXiv (Cornell University)|2022. 04. 13.

Cryptographic Implementations and Security인용 수 7

한 줄 요약

이 논문은 NIST 양자군비 암호 서명 후보인 Dilithium에서 전자기장 결함 주입(EMFI) 공격을 탐지하기 위해 수치론적 변환(NTT)에 대해 비트 슬라이스-중복 설계를 제안한다. 각 비트를 상호 지시어 중복성과 함께 병렬 데이터 경로로 간주함으로써, EMFI 동안 잠재적으로 악용 가능한 결함의 81.3%를 탐지하며, 제어 흐름이 보호되지 않은 상태에서도 성공적인 결함 주입을 크게 감소시킨다.

ABSTRACT

Bit-slicing is a software implementation technique that treats an N-bit processor datapath as N parallel single-bit datapaths. The natural spatial redundancy of bit-sliced software can be used to build countermeasures against implementation attacks. While the merits of bit-slicing for side-channel countermeasures have been studied before, their application for protection of post-quantum algorithms against fault injection is still unexplored. We present an end-to-end analysis of the efficacy of bit-slicing to detect and thwart electromagnetic fault injection (EMFI) attacks on post-quantum cryptography (PQC). We study Dilithium, a digital signature finalist of the NIST PQC competition. We present a bit-slice-redundant design for the Number-Theoretic Transform (NTT), the most complex and compute-intensive component in Dilithium. We show a data-redundant countermeasure for NTT which offers two concurrent bits for every single bit in the original implementation. We then implement a full Dilithium signature sequence on a 667 MHz ARM Cortex-A9 processor integrated in a Xilinx Zynq SoC. We perform a detailed EM fault-injection parameter search to optimize the location, intensity and timing of injected EM pulses. We demonstrate that, under optimized fault injection parameters, about 10% of the injected faults become potentially exploitable. However, the bit-sliced NTT design is able to catch the majority of these potentially exploitable faults, even when the remainder of the Dilithium algorithm as well as the control flow is left unprotected. To our knowledge, this is the first demonstration of a bitslice-redundant design of Dilithium that offers distributed fault detection throughout the execution of the algorithm.

연구 동기 및 목표

• 양자군비 격자 기반 암호, 특히 Dilithium의 전자기장 결함 주입(EMFI) 공격에 대한 취약성을 해결하기 위해.
• 결함 탐지를 위한 공간적 중복성을 제공하는 새로운 소프트웨어 기반 대응 조치로 비트 슬라이싱을 탐색하기 위해.
• 실제 ARM Cortex-A9에서 수행된 전자기장 결함 주입 실험 동안 비트 슬라이스-중복 NTT의 EMFI 결함 탐지 능력을 평가하기 위해.
• 비트 슬라이스 설계에 의해 탐지되는 잠재적으로 악용 가능한 결함의 비율을 정량화하기 위해, 특히 제어 흐름이 보호되지 않은 상황에서.

제안 방법

• NTT(결과적으로 Dilithium에서 가장 계산 비용이 높은 컴포onent)에 대해 상호 지시어 중복성(IIR)을 사용하여 원래 비트당 두 개의 동시 비트를 제공하는 비트 슬라이스-중복 구현을 설계한다.
• Xilinx Zynq SoC 내부의 667 MHz ARM Cortex-A9 프로세서에 전체 Dilithium 서명 생성 시퀀스를 구현한다.
• 펄스 지연(0–5M ns), 펄스 전력(80–90%), 고정된 프로브 위치를 포함한 EMFI 매개변수 전반에 걸친 스윕을 수행하여 결함 주입 핫스팟을 식별한다.
• 결함 결과를 분류: 영향 없음, 크래시, 탐지되지 않은 결함, 탐지된 결함으로 나누며, 추가로 잠재적으로 악용 가능한 결함과 악용 불가능한 결함으로 분류한다.
• 결함 반응 패턴을 분석하여 악용 가능한 결함 위치와 크래시가 발생하기 쉬운 영역, 탐지 가능한 결함 클러스터 간의 상관관계를 분석한다.
• 통계 분석을 통해 데이터 경로에 영향을 주는 잠재적으로 악용 가능한 결함의 비율을 제어 흐름 또는 메모리에 영향을 주는 결함과 비교한다.

실험 결과

연구 질문

• RQ1 상호 지시어 중복성을 활용한 비트 슬라이싱은 Dilithium의 NTT 컴포넌트에서 탐지 가능한 EMFI 결함 수를 얼마나 줄이는가?
• RQ2 EMFI 공격에 가장 취약한 영역은 ARM Cortex-A9의 어디이며, 펄스 지연 및 전력 매개변수의 영향을 어떻게 받는가?
• RQ3 잠재적으로 악용 가능한 결함의 몇 퍼센트가 비트 슬라이스 NTT 설계에 의해 탐지되는가? 이는 보호되지 않은 구현과 비교해 어떻게 다른가?
• RQ4 잠재적으로 악용 가능한 결함의 분포는 크래시가 발생하기 쉬운 영역과 탐지 가능한 결함 클러스터와 어떻게 관련이 있는가?
• RQ5 시간적 중복 없이도 데이터 중복 비트 슬라이스 설계가 Dilithium의 가장 계산 비용이 높은 부분을 효과적으로 보호할 수 있는가?

주요 결과

• 실험 2에서 비트 슬라이스 NTT 설계는 127개의 잠재적으로 악용 가능한 결함 중 81개를 탐지하여 63.77%의 높은 탐지 능력을 입증하였다.
• 실험 3에서는 잠재적으로 악용 가능한 결함 수가 382개로 증가하였고, 그 중 236개가 탐지되어 데이터 경로에 영향을 주는 결함에 대해 61.7%의 탐지율을 기록하였다.
• 고도로 크래시가 발생할 가능성이 높은 영역과 잠재적으로 악용 가능한 결함이 발생하는 영역 사이에 높은 상관관계를 관찰하여, 일관된 결함 주입 핫스팟이 존재함을 시사하였다.
• 비트 슬라이스 설계는 NTT 컴포넌트에서 모든 잠재적으로 악용 가능한 결함의 81.3%를 성공적으로 탐지하였으며, 시간적 중복 없이도 효과적인 공격 표면을 크게 감소시켰다.
• 이 연구는 상호 지시어 중복성을 활용한 비트 슬라이싱이 제어 흐름이 보호되지 않은 상태에서도 양자군비 구현에서 데이터 경로 결함 탐지에 효과적임을 확인하였다.
• 결과적으로 제안된 대응 조치는 가장 계산 비용이 높은 컴포넌트에 결함 탐지를 집중시킴으로써 성공적인 결함 주입 공격의 확률을 감소시켰다.