[논문 리뷰] An Evaluation of Coarse-Grained Locking for Multicore Microkernels

Kevin Elphinstone, Amirreza Zarrabi외 3명|arXiv (Cornell University)|2016. 09. 27.

Parallel Computing and Optimization Techniques참고 문헌 7인용 수 4

한 줄 요약

이 논문은 멀티코어 마이크로커널에서 굵은 잠금(coarse-grained locking, big lock)의 성능을 평가하며, x86 및 ARM과 같은 밀접하게 연결된 공유 캐시 아키텍처에서 세밀한 잠금(fine-grained locking)과 유사한 확장성을 달성함을 보여준다. 특히 인텔 TSX 하드웨어 트랜잭셔널 메모리 기능을 통합할 경우 더욱 뚜렷하다. 주요 발견은 단일 커널 잠금과 트랜잭셔널 메모리의 조합이 최적에 가까운 성능을 제공하면서도 코드를 단순화하고 형식적 검증을 가능하게 한다.

ABSTRACT

The trade-off between coarse- and fine-grained locking is a well understood issue in operating systems. Coarse-grained locking provides lower overhead under low contention, fine-grained locking provides higher scalability under contention, though at the expense of implementation complexity and re- duced best-case performance. We revisit this trade-off in the context of microkernels and tightly-coupled cores with shared caches and low inter-core migration latencies. We evaluate performance on two architectures: x86 and ARM MPCore, in the former case also utilising transactional memory (Intel TSX). Our thesis is that on such hardware, a well-designed microkernel, with short system calls, can take advantage of coarse-grained locking on modern hardware, avoid the run-time and complexity cost of multiple locks, enable formal verification, and still achieve scalability comparable to fine-grained locking.

연구 동기 및 목표

• 현대 멀티코어 마이크로커널에서 굵은 잠금이 세밀한 잠금과 유사한 확장성을 달성할 수 있는지 평가하는 것.
• 매우 짧은 시스템 콜 지연(수백 사이클)을 가지는 마이크로커널에서 잠금 오버헤드의 성능 영향을 평가하는 것.
• 하드웨어 트랜잭셔널 메모리(인텔 TSX)가 복잡한 세밀한 잠금을 제거하면서도 높은 성능을 유지할 수 있는지 조사하는 것.
• 상호 커널 간 통신이 빠른 밀접하게 연결된 공유 캐시 멀티코어 시스템에서 빅락 디자인이 여전히 타당한지 판단하는 것.
• 마이크로커널 설계에서 구현 복잡성, 성능, 형식적 검증 가능성 간의 상호 상충 관계를 탐색하는 것.

제안 방법

• 저자들은 seL4 마이크로커널의 세 가지 버전을 구현하고 평가한다: 빅 커널 락(BKL)이 적용된 버전, 세밀한 잠금이 적용된 버전, 그리고 인텔 TSX를 사용해 잠금을 생략(elision)하는 버전.
• 두 플랫폼(x86 서버와 ARM MPCore 임베디드 프로세서)에서 마이크로 벤치마크와 매크로 벤치마크를 수행한다.
• 큐잉 이론 기반 모델을 수립하고 실험적으로 검증하여 다양한 잠금 방식에서의 확장성 예측 및 분석을 수행한다.
• 하드웨어 트랜잭셔널 메모리(인텔 TSX)를 사용해 빅 락을 생략하여 전체 시스템 콜을 트랜잭션으로 감싸도록 한다.
• 모델은 상호 커널 간 캐시 라인 이동 비용과 시스템 콜 지연을 고려해 이론적 성능 한계를 추정한다.
• 다양한 코어 수와 워크로드에서 성능을 비교하며, 처리량과 오버헤드를 측정한다.

실험 결과

연구 질문

• RQ1 현대의 밀접하게 연결된 멀티코어 시스템에서 마이크로커널의 굵은 잠금이 세밀한 잠금과 유사한 확장성을 달성할 수 있는가?
• RQ2 매우 짧은 시스템 콜 지연을 가지는 마이크로커널에서 잠금 확보 오버헤드가 얼마나 심각한가?
• RQ3 하드웨어 트랜잭셔널 메모리(인텔 TSX)가 세밀한 잠금의 성능 이점을 복잡성 없이 제공할 수 있는가?
• RQ4 공유 커널 마이크로커널 설계에서 상호 커널 간 캐시 라인 이동 비용이 확장성에 상당한 영향을 미치는가?
• RQ5 빅락 마이크로커널 설계는 높은 성능을 유지하면서도 형식적 검증이 가능할 수 있는가? 세밀한 잠금 대비 불가능한 복잡성으로 인해 세밀한 잠금 대안은 그렇지 않다.

주요 결과

• x86 플랫폼에서 빅 락(BKL)은 고도의 경쟁 조건 하에서 세밀한 잠금과 25% 이내 성능를 유지하지만, 네 개 코어에서 성능이 정점에 도달하며 상호 커널 간 캐시 라인 이동 비용이 높기 때문이다.
• ARM 플랫폼에서 BKL은 평균 500 사이클의 상호 시스템 콜 간격이 있음에도 불구하고 네 개 코어까지 완벽하게 확장되며, 캐시 일관성 비용이 유리함을 시사한다.
• 잠금 오버헤드는 마이크로커널에서 심각한 문제이다: BKL은 ARM에서 23%의 오버헤드를 유발하고, x86에서는 몇 퍼센트까지 증가하여 잠금 비용이 핵심 요소가 된다.
• 하드웨어 트랜잭셔널 메모리(인텔 TSX)는 막연한 병렬 워크로드에서 완벽한 확장성을 가능하게 하며, 최소한의 오버헤드와 순차화 없이 작동한다.
• 실제 매크로 벤치마크에서 RTM은 BKL과 세밀한 잠금의 성능 상한선을 결정하며, 이는 두 설계의 장점을 모두 제공할 수 있음을 보여준다.
• 더 극단적이지 않은 워크로드에서 BKL 설계는 세밀한 잠금보다 뛰어난 성능을 보이며, 형식적 검증이 가능하다. 반면 세밀한 잠금은 복잡성으로 인해 형식적 검증이 불가능하다.