[논문 리뷰] An FPGA Acceleration and Optimization Techniques for 2D LiDAR SLAM Algorithm

Keisuke Sugiura, Hiroki Matsutani|arXiv (Cornell University)|2020. 05. 29.

Robotics and Sensor-Based Localization참고 문헌 27인용 수 4

한 줄 요약

이 논문은 GMapping을 사용한 2D LiDAR SLAM을 위한 자원 효율적인 FPGA 기반 가속기의 설계를 제안한다. 입자 간 병렬 스캔 매칭과 지ap 압축을 통해 스캔 매칭에서 5.31–8.75×의 속도 향상을, 전체 처리량에서 3.72–5.10×의 향상을 달성하였으며, Pynq-Z2 보드에서 FPGA 자원 사용률은 44%에 불과하다.

ABSTRACT

An efficient hardware implementation for Simultaneous Localization and Mapping (SLAM) methods is of necessity for mobile autonomous robots with limited computational resources. In this paper, we propose a resource-efficient FPGA implementation for accelerating scan matching computations, which typically cause a major bottleneck in 2D LiDAR SLAM methods. Scan matching is a process of correcting a robot pose by aligning the latest LiDAR measurements with an occupancy grid map, which encodes the information about the surrounding environment. We exploit an inherent parallelism in the Rao-Blackwellized Particle Filter (RBPF) based algorithms to perform scan matching computations for multiple particles in parallel. In the proposed design, several techniques are employed to reduce the resource utilization and to achieve the maximum throughput. Experimental results using the benchmark datasets show that the scan matching is accelerated by 5.31-8.75x and the overall throughput is improved by 3.72-5.10x without seriously degrading the quality of the final outputs. Furthermore, our proposed IP core requires only 44% of the total resources available in the TUL Pynq-Z2 FPGA board, thus facilitating the realization of SLAM applications on indoor mobile robots.

연구 동기 및 목표

• 자원 제약이 있는 이동 로봇에서 2D LiDAR SLAM의 높은 계산 비용을 해결하기 위해.
• GMapping과 같은 RBPF 기반 SLAM 알고리즘에서 스캔 매칭의 성능 저하 문제를 해결하기 위해.
• 정확도를 유지하면서 자원 사용을 최소화하는 경량이면서 고처리량인 FPGA 가속기를 설계하기 위해.
• Pynq-Z2 FPGA 보드와 같은 저전력 임베디드 플랫폼에서 실시간 SLAM을 가능하게 하기 위해.

제안 방법

• Rao-Blackwellized Particle Filter(RBPF)의 본질적 병렬성을 활용하여 FPGA에서 다수의 입자에 대해 동시에 스캔 매칭을 수행하였다.
• 이진화 및 국소 지도 영역을 통한 지도 압축을 적용하여 BRAM 사용량을 줄이고 데이터 접근 효율을 향상시켰다.
• 좌표 변환에서 고비용의 부동소수점 연산을 제거하기 위해 사전 계산된 룩업 테이블을 사용한 고정소수점 산술 연산을 적용하였다.
• 외부 메모리 접근을 최소화하고 스캔 매칭 계산의 지연을 감소시키기 위해 데이터 플로우를 최적화하였다.
• 100 MHz에서 동작하는 Xilinx Zynq ZC7Z020 FPGA를 대상으로 파이ipel라인 아키텍처를 구현한 스캔 매처 IP 코어를 설계하였다.
• BRAM 및 LUT 제약 조건을 고려하면서도 처리량을 극대화하기 위해 병렬 처리 정도를 2개의 입자로 균형을 맞췄다.

실험 결과

연구 질문

• RQ1 FPGA 기반 가속이 정확도를 저하시키지 않으면서도 2D LiDAR SLAM의 스캔 매칭에서 상당한 속도 향상을 달성할 수 있는가?
• RQ2 이진화 + 국소 지도의 조합을 통한 지도 압축이 SLAM에 대한 FPGA 자원 사용량을 얼마나 효과적으로 줄이는가?
• RQ3 고정소수점 산술과 룩업 테이블을 사용한 정확도는 부동소수점 소프트웨어 대비 얼마나 유지되는가?
• RQ4 저전력 FPGA 플랫폼에서 GMapping을 가속화할 경우 도달 가능한 처리량과 자원 사용률은 어느 정도인가?
• RQ5 하드웨어 가속된 SLAM이 소프트웨어 기준과 동일한 위상적 및 기하학적 일관성을 유지하는가?

주요 결과

• FPGA 가속기가 벤치마크 데이터셋 전반에서 스캔 매칭 계산에서 5.31–8.75×의 속도 향상을 달성하였다.
• 전체 시스템 처리량은 소프트웨어 기반 CPU 구현 대비 3.72–5.10× 향상되었다.
• 최종 지도 품질과 자세 추정 정확도는 유지되었으며, ACES 데이터셋에서 자세 추정 오차는 0.0712±0.127 m RMSE 수준으로 미미한 차이를 보였다.
• Pynq-Z2 FPGA에서 가용 BRAM의 43.6%와 LUT의 43.7%만을 소비하여 높은 자원 효율성을 입증하였다.
• 전력 소비는 2.9 W로 소프트웨어 기준과 동일했으며, 실행 속도는 크게 향상되었다.
• 향후 확장성도 고려한 설계로, 남은 자원을 활용해 병렬 처리를 늘리거나 추가 알고리즘 컴포넌트를 오프로드할 수 있다.