[논문 리뷰] Analog pile-up circuit technique using a single capacitor for the readout of Skipper-CCD detectors

M. Sofo Haro, Claudio Chavez외 9명|arXiv (Cornell University)|2021. 08. 20.

CCD and CMOS Imaging Sensors참고 문헌 24인용 수 7

한 줄 요약

이 논문은 스킵퍼-CCD 검출기에서 다중 비파괴적 샘플을 누적하기 위해 이중 스피드 통합기(DSI)에 단일 커패시터를 사용하는 아날로그 리드아웃 회로인 스킵퍼-CDS를 제시한다. 이는 0.2 e⁻ RMS/픽셀의 하위 전자 잡음 리드아웃을 가능하게 하며, 통합 및 샘플 누적에 DSI 커패시터를 동시에 활용함으로써 시스템 복잡성과 대규모 검출기의 샘플링 요구사항을 크게 감소시킨다.

ABSTRACT

With Skipper-CCD detectors it is possible to take multiple samples of the charge packet collected on each pixel. After averaging the samples, the noise can be extremely reduced allowing the exact counting of electrons per pixel. In this work we present an analog circuit that, with a minimum number of components, applies a double slope integration (DSI), and at the same time, it averages the multiple samples producing at its output the pixel value with sub-electron noise. For this prupose, we introduce the technique of using the DSI integrator capacitor to add the skipper samples. An experimental verification using discrete components is presented, together with an analysis of its noise sources and limitations. After averaging 400 samples it was possible reach a readout noise of 0.2\,$e^-_{RMS}/pix$, comparable to other available readout systems. Due to its simplicity and significant reduction of the sampling requirements, this circuit technique is of particular interest in particle experiments and cameras with a high density of Skipper-CCDs.

연구 동기 및 목표

• 어두운 물질 및 중성미자 실험에 사용되는 스킵퍼-CCD 검출기용 저복잡도, 확장 가능한 아날로그 리드아웃 시스템을 개발하기 위해.
• 다수 픽셀, 고밀도 스킵퍼-CCD 어레이에서의 샘플링 및 처리 부담을 최소한도로 줄이기 위해 구성 요소 수와 디지털 처리를 최소화하기 위해.
• 비파괴적 샘플의 아날로그 통합 및 평균을 통해 하위 전자 잡음 성능을 달성하기 위해.
• 디지털 기반 리드아웃 시스템의 한계, 즉 높은 비용, 확장성 제한 및 대규모 실험에서의 방사능 순도 제약을 해결하기 위해.

제안 방법

• 스킵퍼-CDS 회로는 이중 스피드 통합기(DSI) 구조에서 단일 연산 증폭기와 단일 통합 커패시터(C)를 사용하여 관련 이중 샘플링(CDS)과 샘플 평균을 동시에 수행한다.
• DSI 커패시터는 연속적인 통합 윈도우 동안 피드백 전압과 신호 수준 사이를 스위칭함으로써 다중 스킵퍼 샘플을 누적하는 데 사용된다.
• 이 회로는 통합된 피드백 전압과 신호 단계 간의 차이를 계산하는 이중 스피드 통합 기법을 적용하여, 리셋 잡음과 화이트 노이즈를 효과적으로 제거한다.
• 출력 전압은 픽셀당 평균 전하에 비례하며, 샘플 수(𝑁𝑠𝑘𝑝)가 √𝑁𝑠𝑘𝑝 스케일링을 통해 노이즈 감소를 결정한다.
• 연산 증폭기, 스위치, 누설 전류의 기여를 최소화하기 위해 커패시턴스, 프리증폭기 이득 및 RC 타임 컨stant의 구성 요소 값을 최적화한다.
• 실험적 검증은 이산 구성 요소를 사용하여 수행되었으며, 노이즈는 1에서 400개의 샘플 수에 따라 측정되었고, 디지털 LTA 시스템과 비교되었다.

실험 결과

연구 질문

• RQ1 DSI 구조에서 단일 커패시터를 사용하여 통합과 다중 스킵퍼 샘플 누적을 동시에 수행함으로써 별도의 평균화 회로가 필요 없도록 할 수 있는가?
• RQ2 이러한 단순화된 아날로그 아키텍처가 스킵퍼-CCD 검출기에 적용되었을 때 실현 가능한 리드아웃 노이즈 성능은 무엇인가?
• RQ3 스위치 및 커패시터 자체의 누설 전류는 신호 퇴색을 야기하고, 평균화할 수 있는 최대 샘플 수에 어떤 제한을 가하는가?
• RQ4 연산 증폭기 및 스위치 노이즈에 미치는 영향을 줄이기 위해 프리증폭기 이득과 커패시턴스 값을 얼마나 최적화할 수 있는가?
• RQ5 이 회로 설계는 수천 개의 스킵퍼-CCD를 포함하는 다중 픽셀 시스템으로 확장 가능할 수 있으며, 디지털 기반 리드아웃 시스템에 비해 비용 효율적이고 저복잡도의 대안을 제공할 수 있는가?

주요 결과

• 스킵퍼-CDS 회로는 400개의 스킵퍼 샘플을 평균 처리한 후 0.2 e⁻ RMS/픽셀의 리드아웃 노이즈를 달성하여 하위 전자 잡음 성능을 입증하였다.
• 노이즈 성능은 주로 리셋 스위치(SW_RST)의 누설 전류로 인해 제한되며, 이는 신호 퇴색을 유발하고 측정된 노이즈 플로어에 기여한다.
• ADC 노이즈 플로어는 1개 샘플 기준 약 0.32 e⁻에 해당하는 7 ADU로 측정되었으며, 샘플 수에 관계없이 일정하게 유지되어 평균화로 감소하지 않음을 확인하였다.
• 최대 샘플 수는 커패시터 누설 및 스위치 누설로 제한되며, 0.01 nA의 누설 전류일 경우 이론적 신호 감쇠 시간은 약 4.5 ms이다.
• 픽셀 리드아웃 시간은 17.4 ms이며, 이 중 9.4 ms가 전하 이동에 소요되므로 통합 시간보다 우세하여 고속 동작에서의 효과적 샘플 수가 제한된다.
• 회로의 단순성—단일 커패시터와 최소한의 구성 요소만 필요로 함—은 대규모 스킵퍼-CCD 어레이에서 비용 효율적이고 저복잡도이며 방사능 순도가 높은 리드아웃 시스템에 매우 적합하다.