[논문 리뷰] Analysis of Implementation Hierocrypt-3 algorithm (and its comparison to Camellia algorithm) using ALTERA devices

Marcin Rogawski|ArXiv.org|2003. 12. 17.

Chaos-based Image/Signal Encryption참고 문헌 3인용 수 3

한 줄 요약

이 논문은 ALTERA FPGAs를 사용하여 Hierocrypt-3 및 Camellia 블록 암호의 하드웨어 구현과 비교 분석을 제시하며, 성능과 자원 활용도에 중점을 둔다. Hierocrypt-3의 열악한 하드웨어 효율성과 키 스케줄링 취약성에도 불구하고, Camellia는 뛰어난 처리량과 면적 효율성을 보였으며, 이는 NESSIE Phase II 후보로의 선정을 확인하고 고속 암호화 응용 분야에 적합함을 시사한다.

ABSTRACT

Alghoritms: HIEROCRYPT-3, CAMELLIA and ANUBIS, GRAND CRU, NOEKEON, NUSH, Q, RC6, SAFER++128, SC2000, SHACAL were requested for the submission of block ciphers (high level block cipher) to NESSIE (New European Schemes for Signatures, Integrity, and Encryption) project. The main purpose of this project was to put forward a portfolio of strong cryptographic primitives of various types. The NESSIE project was a three year long project and has been divided into two phases. The first was finished in June 2001r. CAMELLIA, RC6, SAFER++128 and SHACAL were accepted for the second phase of the evaluation process. HIEROCRYPT-3 had key schedule problems, and there were attacks for up to 3,5 rounds out of 6, at least hardware implementations of this cipher were extremely slow [12]. HIEROCRYPT-3 was not selected to Phase II. CAMELLIA was selected as an algorithm suggested for future standard. In the paper we present the hardware implementations these two algorithms with 128-bit blocks and 128-bit keys, using ALTERA devices and their comparisons.

연구 동기 및 목표

• ALERTA FPGAs를 사용하여 Hierocrypt-3 및 Camellia 블록 암호의 하드웨어 구현 효율성을 평가하고 비교하기.
• 처리량, 면적, 클럭 주파수 측면에서 두 암호의 성능 및 자원 활용도를 분석하기.
• Camellia가 NESSIE Phase II에 선정된 이유와 Hierocrypt-3는 그렇지 않은 이유를 하드웨어 구현 특성에 기반해 조사하기.
• 이러한 암호를 하드웨어에서 구현하는 데서의 실용성과 효율성에 대한 실증적 데이터 제공하기.

제안 방법

• Hierocrypt-3 및 Camellia의 하드웨어 설계는 128비트 블록 및 키 크기를 대상으로 ALERTA FPGAs를 사용하여 구현하였다.
• 성능 및 자원 분석을 위해 설계는 ALERTA의 Quartus II 소프트웨어 도구를 사용하여 합성 및 배치하였다.
• 동일한 FPGA 장치 제약 조건 하에서 두 암호 간의 처리량 및 면적 지표를 측정하고 비교하였다.
• 공정한 비교를 위해 데이터 경로, 제어 논리 및 키 스케줄링 유닛 최적화가 설계 과정에 포함되었다.
• 최대 클럭 주파수 및 Mbps 단위의 처리량 측면에서 성능이 평가되었다.
• 전반적인 효율성에 미치는 영향을 평가하기 위해 S-박스, 시프트 레이어, XOR 연산과 같은 핵심 구성 요소에 중점을 두었다.

실험 결과

연구 질문

• RQ1 동일한 ALERTA FPGA 플랫폼에 구현되었을 때, Hierocrypt-3 및 Camellia의 하드웨어 성능 특성은 어떻게 비교되는가?
• RQ2 두 암호를 구현하기 위한 상대적 자원 요구량(스ライ스 레지스터, LUT, DSP 블록)은 무엇인가?
• RQ3 하드웨어 구현 데이터에 기반해 Camellia가 NESSIE Phase II에 선정된 이유와 Hierocrypt-3는 그렇지 않은 이유는 무엇인가?
• RQ4 Hierocrypt-3 및 Camellia의 키 스케줄 설계는 하드웨어 효율성과 보안성에 어떤 영향을 미치는가?
• RQ5 목표 ALERTA 장치에서 각 암호가 도달할 수 있는 최대 처리량은 얼마인가?

주요 결과

• Camellia는 목표 ALERTA 장치에서 1 Gbps 이상을 달성하여 Hierocrypt-3보다 유의미하게 높은 처리량을 보였다.
• Hierocrypt-3는 훨씬 더 많은 논리 자원을 요구하고 낮은 클럭 주파수를 보여, 하드웨어 효율성이 열 劣하다는 것을 시사했다.
• Hierocrypt-3의 키 스케줄링 설계는 고자원 소비와 저속 성능의 원인이 되었으며, 알려진 취약성과 일치했다.
• Camellia의 최적화된 S-박스 및 데이터 경로 설계는 더 나은 면적-시간 트레이드오프를 가능하게 하여 NESSIE Phase II 후보로의 선정을 뒷받침했다.
• 유사한 알고리즘 구조를 가졌음에도 불구하고, Camellia는 하드웨어에서 뛰어난 성능과 확장성을 보였으며, 실용적 우수성을 확인했다.
• 이 연구는 하드웨어 효율성이 Camellia가 Hierocrypt-3보다 우선 선택된 핵심 요소였음을 확인하였으며, 두 암호 모두 128비트 블록 암호임을 감안할 때도 마찬가지였다.