[논문 리뷰] Analysis of Quantum Approximate Optimization Algorithm under Realistic Noise in Superconducting Qubits

Mahabubul Alam, Abdullah Ash Saki외 1명|arXiv (Cornell University)|2019. 07. 13.

Quantum Computing Algorithms and Architecture참고 문헌 16인용 수 34

한 줄 요약

논문은 초전도 큐빗의 현실적 노이즈가 QAOA 성능에 미치는 영향을 분석하여 최적 QAOA 깊이 p가 하드웨어 노이즈(게이트 에러, 코히런스 타임)에 의해 제한되며 p를 높여도 향상되지 않을 수 있음을 보인다.

ABSTRACT

The quantum approximate optimization algorithm (QAOA) is a promising quantum-classical hybrid technique to solve combinatorial optimization problems in near-term gate-based noisy quantum devices. In QAOA, the objective is a function of the quantum state, which itself is a function of the gate parameters of a multi-level parameterized quantum circuit (PQC). A classical optimizer varies the continuous gate parameters to generate distributions (quantum state) with significant support to the optimal solution. Even at the lowest circuit depth, QAOA offers non-trivial provable performance guarantee which is expected to increase with the circuit depth. However, the existing analysis fails to consider non-idealities in the qubit quality i.e., short lifetime and imperfect gate operations in realistic quantum hardware. In this article, we investigate the impact of various noise sources on the performance of QAOA both in simulation and on a real quantum computer from IBM. Our analyses indicate that the optimal number of stages (p-value) for any QAOA instance is limited by the noise characteristics (gate error, coherence time, etc.) of the target hardware as opposed to the current perception that higher-depth QAOA will provide monotonically better performance for a given problem compared to the low-depth implementations.

연구 동기 및 목표

• 현실적 노이즈와 유한 코히런스 타임을 가진 NISQ 기기에서 QAOA 성능 분석을 동기화한다.
• 다양한 노이즈 소스(게이트 에러, 이완, 디페이징)가 깊이가 증가함에 따라 QAOA 성능을 어떻게 제한하는지 정량화한다.
• MaxCut를 이용한 QAOA에 대해 IBMQX4에서의 시뮬레이션과 실험 결과를 모두 Demonstrate한다.
• 하드웨어 특성 및 문제 크기에 기반한 최적의 p-값에 대한 경계를 확립한다.

제안 방법

• IBM QX4와 유사한 노이즈 특성(T1=45 μs, T2=20 μs, CNOT 및 단일 큐비트 게이트의 게이트 에러)을 갖는 6-큐비트 완전연결 양자컴퓨터를 모델링한다.
• 하드웨어-네이티브 게이트(CNOT, RX, RZ)를 사용하여 비용 해밀토니안 H_C와 혼합 해밀토니안 H_B를 갖는 MaxCut-QAOA를 구현한다.
• 게이트 에러, 이완 및 디페이징에 따른 depolarizing, amplitude damping, phase damping 채널을 연산자-합 형태로 시뮬레이션한다.
• 노이즈 없는 시뮬레이션과의 비교를 통해 파라미터 지형과 해의 품질에 대한 노이즈의 영향을 평가하기 위해 IBMQX4에서 실험을 수행한다.
• 전역 옵티마이저(차등 진화) 를 사용하여 p=1–4에 대해 각 인스턴스의 최적의 (γ,β)를 찾는다.

실험 결과

연구 질문

• RQ1 현실적 노이즈 소스(게이트 에러, 이완, 디페이징)가 깊이 p가 증가함에 따라 QAOA 성능에 어떤 영향을 미치는가?
• RQ2 특정 하드웨어 특성(비용 해밀토니안 소요 시간 대비 코히런스 타임)에 의해 최적의 QAOA 깊이 p의 경계는 어떻게 정의되는가?
• RQ3 작은 그래프들에 대한 다양한 문제 그래프가 이상적 시뮬레이션과 비교하여 노이즈가 있는 QAOA에서 어떻게 동작하는가?
• RQ4 비용 해밀토니안 충실도와 실행 시간이 현실적 노이즈 하에서 깊이가 성능 저하나 향상을 설명하는가?

주요 결과

• 최적 QAOA 깊이 p는 하드웨어 노이즈 및 코히런스 타임에 의해 제한되며, 현실적 장치에서 더 높은 p가 항상 더 나은 성능을 보장하지 않는다.
• 주어진 그래프의 경우 이완(T1) 및 디페이징(T2) 타임이 p를 제약하며, 회로 시간이 코히런스 타임에 비해 유리한 범위에서 p가 개선되는 경우가 있다.
• 게이트 에러, 특히 두 큐비트 게이트 에러는 더 높은 p에서 QAOA 성능을 크게 악화시켜 더 깊은 회로의 이득을 감소시키거나 무효화할 수 있다.
• 비용 해밀토니안 충실도는 회로 깊이와 게이트 에러에 의해 감소하며, 이는 해 공간의 substantial한 변화를 초래하고 최적 해의 확률을 감소시킨다.
• 시뮬레이션과 IBMQX4 실험은 최적의 p가 하드웨어 매개변수에 따라 이동함을 보여주며, 더 큰 그래프와 더 긴 실행은 노이즈로 인한 한계를 악화시킨다.