[논문 리뷰] Arithmetic circuits: the chasm at depth four gets wider

Pascal Koiran|arXiv (Cornell University)|2010. 06. 24.

Complexity and Algorithms in Graphs참고 문헌 16인용 수 10

한 줄 요약

이 논문은 Agrawal과 Vinay의 깊이 감소 결과를 확장하여, $n$개 변수에 대한 차수-$d$ 다항식에 대해 다항식 크기의 산술 회로는 작은 정수 상수를 유지하면서 깊이-4 회로로 변환될 수 있음을 보여준다. 변환 후의 크기는 $n^{O(ar{d}ar{d}ar{d})}$이다. 주요 기여는 $\mathsf{VP}$ 가족에 대한 더 엄밀한 깊이-4 시뮬레이션으로, 영구행렬 하한 증명과 희박한 다항식에 대한 블랙박스 식별 테스트에 응용 가능하다.

ABSTRACT

In their paper on the "chasm at depth four", Agrawal and Vinay have shown that polynomials in m variables of degree O(m) which admit arithmetic circuits of size 2^o(m) also admit arithmetic circuits of depth four and size 2^o(m). This theorem shows that for problems such as arithmetic circuit lower bounds or black-box derandomization of identity testing, the case of depth four circuits is in a certain sense the general case. In this paper we show that smaller depth four circuits can be obtained if we start from polynomial size arithmetic circuits. For instance, we show that if the permanent of n*n matrices has circuits of size polynomial in n, then it also has depth 4 circuits of size n^O(sqrt(n)*log(n)). Our depth four circuits use integer constants of polynomial size. These results have potential applications to lower bounds and deterministic identity testing, in particular for sums of products of sparse univariate polynomials. We also give an application to boolean circuit complexity, and a simple (but suboptimal) reduction to polylogarithmic depth for arithmetic circuits of polynomial size and polynomially bounded degree.

연구 동기 및 목표

• 일반 산술 회로와 깊이-4 회로 사이의 간극을 다항식 크기의 가족에 대해 닫는 것.
• Agrawal과 Vinay의 $2^{o(m)}$ bound를 개선하여, $\mathsf{VP}$ 가족의 깊이-4 시뮬레이션을 초지수 크기 이하로 달성하는 것.
• 깊이 감소 과정에서 작은 정수 상수를 유지함으로써, 블랙박스 식별 테스트에의 응용 가능성을 확보하는 것.
• 동일한 깊이 감소 프레임워크를 사용하여 기존 불리안 회로 복잡도 이론 결과를 재증명하는 것.
• 다항식 크기, 다항식 차수의 산술 회로에 대해 다항로그 깊이 시뮬레이션을 단순하고 균일한 방법으로 달성하는 것.

제안 방법

• 효율적 깊이 감소를 가능하게 하기 위해 약한 기울임 회로와 산술 분지 프로그램을 중간 표현으로 사용하는 것.
• 형식적 차수에 따라 회로를 층으로 분해하여 각 층이 기울임임을 보장하고, 이를 산술 분지 프로그램으로 시뮬레이션하는 것.
• 반복 제곱법을 통해 행렬 거듭제곱을 적용하여 산술 분지 프로그램을 저깊이 회로로 병렬화하는 것.
• 기울임 회로와 산술 분지 프로그램 간의 등가성을 활용하여, 도출된 깊이-4 회로의 깊이와 크기를 제한하는 것.
• 무제한 포트 입력 덧셈 게이트와 이진 곱셈 게이트를 사용하여 깊이를 최소화하면서 크기 증가를 통제하는 것.
• 깊이 감소 프레임워크를 적용하여 $\mathsf{LOGCFL}$과 다항로그 깊이 회로에 관한 결과를 재증명하고, 동일한 핵심 기법을 사용하는 것.

실험 결과

연구 질문

• RQ1 다항식 크기의 산술 회로가 원래의 $2^{o(m)}$ bound보다 훨씬 작은 크기로 깊이-4 회로로 시뮬레이션될 수 있는가?
• RQ2 일반 회로에서 깊이-4로의 깊이 감소 과정에서 작은 정수 상수가 유지되는가, 특히 식별 테스트 맥락에서?
• RQ3 $\mathsf{VP}$ 가족에 대한 깊이-4 시뮬레이션에서 차수-$d$ 다항식에 대해 크기 bound $n^{O(\sqrt{d}\log d)}$를 달성할 수 있는가?
• RQ4 깊이 감소 프레임워크는 불리안 회로 복잡도 이론에서의 결과 재증명에 얼마나 널리 재사용될 수 있는가, 예를 들어 $\mathsf{LOGCFL}$에 대한 상수 깊이 시뮬레이션에 대해?
• RQ5 단순하고 균일한 방법으로 다항식 크기, 다항식 차수의 산술 회로에 대해 다항로그 깊이를 달성할 수 있는가?

주요 결과

• 모든 $\mathsf{VP}$ 가족 $ (f_n) $은 차수 $ d_n $에 대해 깊이-4 산술 회로로 크기 $ n^{O(\sqrt{d_n}\log d_n)} $로 표현 가능하며, 이는 Agrawal과 Vinay의 $ 2^{o(m)} $ bound 보다 향상된 것이다.
• 만약 $ n\times n $ 행렬의 영구행렬이 다항식 크기의 회로를 가진다면, 깊이-4 회로로 크기 $ n^{O(\sqrt{n}\log n)} $로 표현 가능하며, 이는 하한 증명에 잠재적으로 유용할 수 있다.
• 깊이-4 시뮬레이션은 작은 정수 상수를 유지한다: 원래 회로가 다항식 범위의 정수만 사용한다면, 깊이-4 회로 역시 마찬가지로 다항식 범위의 정수만 사용한다.
• 논문은 다항식 크기, 다항식 차수의 산술 회로가 다항로그 깊이로 다항식 크기로 감소할 수 있음을 새롭고 단순한 증명으로 제시한다.
• 다중선형 케이스에서는 깊이-4 구성이 날카롭다: 기존 하한 증명에 의해, 기울임 성질 유지 없이 $ \sqrt{d_n} $ 지수를 제거할 수 없다.
• 프레임워크를 통해 $\mathsf{LOGCFL}$ 언어가 상수 깊이 불리안 회로를 가진다는 것을 재증명하고, 동일한 핵심 기법을 사용하여 다항로그 깊이 감소에 대한 새로운 증명을 제공한다.