[논문 리뷰] AutoSoC: Automating Algorithm-SOC Co-design for Aerial Robots

Srivatsan Krishnan, Thierry Tambe외 2명|arXiv (Cornell University)|2021. 09. 13.

Robotics and Sensor-Based Localization참고 문헌 28인용 수 4

한 줄 요약

AutoSoC는 항공 로봇에서 자동 알고리즘-SOC 공동 설계를 위한 프레임워크로, 하드웨어 가속기 생성과 함께 엔드 투 엔드 기반의 항법을 가능하게 한다. 혼잡한 환경에서 91%의 성공률을 달성하며, 지연 시간은 4.8–60.2 μs, 전력 소비는 0.142–1.09 W 범위에서 다양하게 최적화된 성능, 면적, 에너지 간의 트레이드오프를 구현한다.

ABSTRACT

Aerial autonomous machines (Drones) has a plethora of promising applications and use cases. While the popularity of these autonomous machines continues to grow, there are many challenges, such as endurance and agility, that could hinder the practical deployment of these machines. The closed-loop control frequency must be high to achieve high agility. However, given the resource-constrained nature of the aerial robot, achieving high control loop frequency is hugely challenging and requires careful co-design of algorithm and onboard computer. Such an effort requires infrastructures that bridge various domains, namely robotics, machine learning, and system architecture design. To that end, we present AutoSoC, a framework for co-designing algorithms as well as hardware accelerator systems for end-to-end learning-based aerial autonomous machines. We demonstrate the efficacy of the framework by training an obstacle avoidance algorithm for aerial robots to navigate in a densely cluttered environment. For the best performing algorithm, our framework generates various accelerator design candidates with varying performance, area, and power consumption. The framework also runs the ASIC flow of place and route and generates a layout of the floor-planed accelerator, which can be used to tape-out the final hardware chip.

연구 동기 및 목표

• 제한된 자원을 가진 항공 로봇에서 제어 루프의 높은 계산 지연으로 인한 낮은 비행 지속 시간과 제한된 민첩성 문제를 해결하기 위해.
• 혼잡한 환경에서 자율 항법을 위한 엔드 투 엔드(End-to-End, E2E) 딥 강화학습 모델의 효율적 구현을 가능하게 하기 위해.
• 성능, 전력, 면적 효율성을 고려해 신경망 아키텍처와 하드웨어 가속기 설계를 공동 최적화하기 위해.
• 테이프아웃 준비된 설계를 위한 플레이스앤라이드 플로우를 통해 ASIC 수준의 가속기 레이아웃을 자동 생성하기 위해.

제안 방법

• 프레임워크는 시뮬레이션된 고밀도 혼잡 환경에서 장애물 회피를 위한 엔드 투 엔드 정책을 훈련하기 위해 커리큘럼 학습 기반 DQN 에이전트를 사용한다.
• PE 수, MAC 랄 너비, 정밀도(8비트/4비트)를 포함한 다차원 설계 공간을 탐색함으로써 E2E 모델과 하드웨어 가속기를 공동 설계한다.
• 성능, 전력, 면적 간의 트레이드오프를 지원하기 위해 가변 병렬성과 정밀도를 갖춘 커스터마이징 가능한 가속기 템플릿인 FlexACL을 생성한다.
• 고수준 합성(High-Level Synthesis, HLS)을 사용해 가속기 후보를 합성하고, 300MHz에서 16nm 표준 셀 라이브러리를 사용해 평가한다.
• 후처리 HLS Verilog RTL을 사용해 성능, 전력, 면적을 추정하고, 최종 설계는 플레이스앤라이드를 거쳐 테이프아웃 준비된 플로어플랜을 생성한다.

실험 결과

연구 질문

• RQ1 엔드 투 엔드 학습 모델과 하드웨어 가속기의 자동 공동 설계는 항공 로봇의 제어 루프 주파수를 향상시키고 에너지 소비를 감소시킬 수 있는가?
• RQ2 성능, 전력, 면적 간의 트레이드오프를 효율적으로 탐색할 수 있는 통합 프레임워크는 로봇 제어를 위한 가속기 설계에서 어떻게 작용하는가?
• RQ3 엔드 투 엔드 학습은 복잡하고 혼잡한 항법 작업에서 높은 성공률을 달성할 수 있으며, 자원 제약이 있는 플랫폼에 실제로 구현 가능한가?
• RQ4 정밀도(8비트 대비 4비트)와 병렬성(PE 수, MAC 랄 수)을 변화시킬 경우, 로봇 제어 워크로드에 대한 가속기 효율성에 어떤 영향을 미치는가?

주요 결과

• 엔드 투 엔드 DQN 모델은 100개의 테스트 트랙토리에서 고밀도 혼잡 환경을 통과하는 데 91%의 성공률를 기록했다.
• 훈련된 모델은 약 2000개의 훈련 에포크 이후 누적 보상의 평탄화를 보이며 안정된 정책 수렴을 나타냈다.
• 생성된 FlexACL 가속기 후보들은 지연 시간 범위가 4.8 μs에서 60.2 μs이며, 전력 소비는 0.142 W에서 1.09 W 사이였다.
• 8PEs-16MAC 랄 구성은 성능, 전력, 면적 간의 최적의 균형을 이룬 것으로 나타났으며, 효율성 곡선의 무릎(Knee) 지점에 위치했다.
• 4PEs-16MAC 랄 버전은 가장 낮은 전력과 면적 소비를 기록했고, 32PEs-16MAC 랄 버전은 가장 짧은 지연 시간을 제공했지만 자원 소비가 가장 높았다.
• 프레임워크는 4PE FlexACL 가속기의 플레이스앤라이드 레이아웃을 성공적으로 생성하여 ASIC 테이프아웃 준비 상태임을 입증했다.