[논문 리뷰] Benchmarking qubit quality and critical subroutines on IBM's 20 qubit device

Daniel Koch, Brett Martin외 3명|arXiv (Cornell University)|2020. 03. 02.

Quantum Computing Algorithms and Architecture인용 수 2

한 줄 요약

이 논문은 IBM의 20 큐비트 Poughkeepsie 프로세서에서 큐비트의 코herence 시간과 게이트 허용 오차를 벤치마킹하며, T₁ 및 T₂ 시간, CNOT 게이트 성능, 그리고 CCNOT 및 QFT† 회로의 구현을 평가한다. SWAP 게이트와 앤실라 큐비트가 제한된 큐비트 연결성에 대응하기 위해 필수적임을 입증하며, 하드웨어 제약 조건 하에서 실용적인 양자 회로 설계를 가능하게 한다.

ABSTRACT

As superconducting qubits continue to advance technologically, the realization of quantum algorithms from theoretical abstraction to physical implementation requires knowledge of both quantum circuit construction as well as hardware limitations. In this study we present results from experiments run on IBM's 20-qubit `Poughkeepsie' architecture, with the goal of demonstrating various qubit qualities and challenges that arise in designing quantum algorithms. These include experimentally measuring $T_1$ and $T_2$ coherence times, gate fidelities, sequential CNOT gates, techniques for handling ancilla qubits, and finally CCNOT and QFT$^{\dagger}$ circuits implemented on several different qubit geometries. Our results demonstrate various techniques for improving quantum circuits which must compensate for limited connectivity, either through the use of SWAP gates or additional ancilla qubits.

연구 동기 및 목표

• IBM의 20 큐비트 Poughkeepsie 장치에서 초전도 큐비트의 코herence 시간(T₁ 및 T₂)과 게이트 허용 오차를 평가하기 위해.
• 초전도 아키텍처에서 제한된 큐비트 연결성으로 인해 발생하는 양자 회로 구현 과제를 조사하기 위해.
• 제한된 하드웨어 조건 하에서 회로 설계를 향상시키기 위한 실용적 기법—예를 들어 SWAP 게이트와 앤실라 큐비트—를 입증하기 위해.
• 다양한 큐비트 기하구조에서 CCNOT 및 QFT†와 같은 복잡한 서브루틴을 구현하고 벤치마킹하여, 회로 허용 오차와 확장성을 평가하기 위해.

제안 방법

• 20 큐비트 장치에서 랜덤라이즈드 벤치마킹 및 토모그래픽 기법을 사용하여 T₁ 및 T₂ 코herence 시간을 측정한다.
• 랜덤라이즈드 벤치마킹 및 양자 프로세스 토모그래피를 통해 단일 및 이중 큐비트 게이트의 허용 오차를 정량화한다.
• 게이트 오차 누적 및 연결성 제약 조건을 평가하기 위해 순차적 CNOT 게이트를 구현한다.
• 제한된 연결성을 가진 회로에서 비-native 양자 얽힘 연산을 가능하게 하기 위해 SWAP 게이트와 앤실라 큐비트를 사용한다.
• 다양한 큐비트 레이아웃에서 CCNOT 및 QFT† 회로를 설계하고 실행하여 회로 성능과 오차율을 평가한다.
• 다양한 큐비트 기하구조 간의 회로 성능을 비교하여 복잡한 알고리즘에 최적화된 레이아웃을 식별한다.

실험 결과

연구 질문

• RQ1 IBM의 20 큐비트 Poughkeepsie 프로세서에서 개별 큐비트의 측정된 T₁ 및 T₂ 코herence 시간은 무엇인가?
• RQ2 CNOT 게이트의 허용 오차는 다양한 큐비트 쌍과 회로 구성에서 어떻게 변화하는가?
• RQ3 SWAP 게이트와 앤실라 큐비트는 연결성이 제한된 장치에서 복잡한 양자 회로를 구현하는 데 얼마나 기여하는가?
• RQ4 순차적 CNOT 연산과 CCNOT 및 QFT†와 같은 다중 큐비트 서브루틴에서 회로 수준의 오차는 어떻게 누적되는가?
• RQ5 어떤 큐비트 기하구조가 QFT†와 같은 핵심 양자 서브루틴의 가장 안정적인 구현을 가능하게 하는가?

주요 결과

• T₁ 및 T₂ 코herence 시간은 큐비트 간에 변동이 있었으며, 일반적으로 50–100 마이크로초 범위였으며, 중간 수준의 분해산 제약을 나타낸다.
• CNOT 게이트의 허용 오차는 약 95%에서 98% 사이였으며, 게이트 스택 및 연결성 제약 조건으로 인해 더 긴 시퀀스에서 높은 오차율을 보였다.
• 순차적 CNOT 게이트 연산은 비-native 큐비트 쌍 간의 다수의 얽힘 게이트를 연결할 경우에 특히 심각한 오차 누적이 발생함을 드러냈다.
• SWAP 게이트와 앤실라 큐비트의 사용은 비-native 얽힘 회로의 성공적인 구현을 가능하게 했지만, 회로 깊이와 오차 확률 증가를 수반했다.
• CCNOT 및 QFT† 회로는 측정 가능한 허용 오차 저하를 보였으며, 특히 QFT† 회로는 게이트 오차와 큐비트 연결성에 매우 민감했다.
• 일부 큐비트 기하구조는 복잡한 서브루틴의 더 안정적인 구현을 지원했으며, 이는 오차를 최소화하기 위해 레이아웃 인식 기반의 회로 설계가 필수적임을 시사한다.