[논문 리뷰] Best of Both Worlds: Integration of Split Manufacturing and Camouflaging into a Security-Driven CAD Flow for 3D ICs

Satwik Patnaik, Mohammed Ashraf외 2명|arXiv (Cornell University)|2018. 11. 16.

Physical Unclonable Functions (PUFs) and Hardware Security참고 문헌 46인용 수 10

한 줄 요약

이 논문은 신뢰할 수 없는 파운드리와 최종 사용자에 의한 역설계 공격을 방지하기 위해, 3D IC의 페이스-투-페이스(F2F) 통합 환경에서 분할 제조(SM)와 레이아웃 캄플러지(LC)를 통합한 보안 중심의 CAD 플로우를 제안한다. 설계를 계층 간에 분할하고, 교차 계층 연결을 가로막는 스위치박스를 통해 가로막는 방식으로, 최소한의 PPA 오버헤드로 강력한 보안을 달성한다. 광범위한 실험과 새로운 근접 기반 공격 모델을 통해 검증되었으며, 공격자가 극도로 강력한 역설계 공격을 對해도 저항력을 유지함을 입증한다.

ABSTRACT

With the globalization of manufacturing and supply chains, ensuring the security and trustworthiness of ICs has become an urgent challenge. Split manufacturing (SM) and layout camouflaging (LC) are promising techniques to protect the intellectual property (IP) of ICs from malicious entities during and after manufacturing (i.e., from untrusted foundries and reverse-engineering by end-users). In this paper, we strive for "the best of both worlds," that is of SM and LC. To do so, we extend both techniques towards 3D integration, an up-and-coming design and manufacturing paradigm based on stacking and interconnecting of multiple chips/dies/tiers. Initially, we review prior art and their limitations. We also put forward a novel, practical threat model of IP piracy which is in line with the business models of present-day design houses. Next, we discuss how 3D integration is a naturally strong match to combine SM and LC. We propose a security-driven CAD and manufacturing flow for face-to-face (F2F) 3D ICs, along with obfuscation of interconnects. Based on this CAD flow, we conduct comprehensive experiments on DRC-clean layouts. Strengthened by an extensive security analysis (also based on a novel attack to recover obfuscated F2F interconnects), we argue that entering the next, third dimension is eminent for effective and efficient IP protection.

연구 동기 및 목표

• 신뢰할 수 없는 파운드리와 최종 사용자에 의한 역설계 공격이 증가하는 글로벌 IC 공급망에서 IP 침해의 위협을 해결하기 위해.
• 단독으로 사용할 경우 한계가 있는 SM 또는 LC의 한계를 극복하기 위해, 3D 통합 환경에서 두 기법을 결합하기 위해.
• 페이스-투-페이스(F2F) 3D IC에 특화된 실용적이고 보안 중심의 CAD 및 제조 플로우를 개발하기 위해.
• DRC 청소된 레이아웃과 실제 벤치마크를 사용하여 제안된 기법의 보안성과 PPA 오버헤드를 평가하기 위해.
• 3D 통합이 SM과 LC를 결합하기 위한 자연스러운 플랫폼을 제공하며, '두 기술의 장점을 모두 취한 보안'을 실현할 수 있음을 보여주기 위해.

제안 방법

• 제안된 CAD 플로우는 F2F 3D IC의 두 계층에 설계를 분할하기 위해 Cadence Innovus를 활용하며, FEOL 레이어에 분할 제조를 적용한다.
• 계층 간 연결은 가로막힌 스위치박스를 통해 보호되며, F2F 연결이 구성 가능한 멀티플렉서를 통해 가로막혀 진짜 연결성을 숨긴다.
• 보안 평가를 위해 새로운 근접 중심 공격 모델을 개발하였으며, 공격자가 드라이버-싱크 쌍을 알고 있지만, 가로막힌 스위치박스 구성은 역설계해야 하는 상황을 시뮬레이션한다.
• 시간에 민감한 및 무작위 분할 전략을 활용하여 PPA와 보안을 균형 잡히게 하며, 컷 사이즈와 넷리스트 가로막기 등을 핵심 메트릭으로 사용한다.
• 가로막힌 스위치박스에 대한 SAT 기반 공격을 통해 보안성을 평가하였으며, 복구 가능성 검증을 위한 오라클을 보유한 공격자를 모델링한다.
• DRC 청소된 레이아웃과 표준 벤치마크를 기반으로 광범위한 실험을 수행하였으며, 기존 기술 대비 PPA 오버헤드와 보안 저항력을 비교 분석하였다.

실험 결과

연구 질문

• RQ1 분할 제조와 레이아웃 캄플러지를 3D IC 아키텍처에 효과적으로 통합하여, 각각 단독으로 사용할 경우보다 더 강력한 IP 보호를 달성할 수 있는가?
• RQ2 특히 F2F 스택을 통한 3D 통합은 2D 구현 대비 SM과 LC의 보안성과 실용성에 어떤 자연스러운 향상을 제공하는가?
• RQ3 실제 벤치마크에 적용했을 때 제안된 CAD 플로우가 PPA 메트릭(면적, 전력, 지연)에 어떤 영향을 미치는가?
• RQ4 알려진 드라이버-싱크 쌍을 악용하고 가로막힌 스위치박스만을 대상으로 하는 새로운 근접 기반 공격에 대해 제안된 기법은 얼마나 저항력이 있는가?
• RQ5 3D IC에서 SM과 LC의 통합은 강력한 보안 보장을 유지하면서도 실용적인 상용화를 지원할 수 있는가?

주요 결과

• 제안된 3D-SM 기법은 2D 베이스라인 대비 평균 면적 감소율 50%를 기록했으며(0%에서 -50% 변동), 최소한의 PPA 오버헤드를 확인했다.
• c3540 벤치마크의 경우, 가로막힌 스위치박스에 대한 근접 공격에 3,729초(62분)가 소요되어, 대규모 설계에서의 계산 난이도가 높음을 입증했다.
• SAT 기반 공격는 c432 및 c880와 같은 작은 벤치마크에서는 성공했지만, 더 큰 설계(예: b19)에서는 시간 초과가 발생하여 공격자의 확장성에 어려움이 있음을 보여주었다.
• 모든 공격에 대한 평균 CCR(정확한 연결률)는 28.8%였으며, HD(Hamming 거리)는 42.2%였으며, 이는 복구된 넷리스트가 원본과 매우 거리가 있음을 의미해 보안 저항력을 확인했다.
• SM 분할에서 평균 컷 사이즈가 139%로 측정되어 계층 간 설계 구성 요소의 효과적인 분리가 이루어졌음을 나타냈다.
• 보안 분석 결과, 3D IC에서 SM과 LC의 조합이 신뢰할 수 없는 파운드리와 최종 사용자에 의한 역설계 공격에 대해 강력한 보호를 제공함을 확인했다.