[논문 리뷰] Bounded Model Checking of Multi-threaded Software using SMT solvers

Lucas C. Cordeiro, Bernd Fischer|arXiv (Cornell University)|2010. 03. 19.

Formal Methods in Verification참고 문헌 25인용 수 4

한 줄 요약

이 논문은 공유 변수와 Pthread 동기화 원자성을 가진 다중 스레드 C 소프트웨어를 검증하기 위한 SMT 기반 유한 모델 체킹(BMC) 프레임워크를 제시한다. 이는 스레드 간 순서를 효율적으로 탐색하기 위해 라이센스, 스케줄 기록, 그리고 하향 확장 기반 추상화의 세 가지 새로운 접근 방식을 도입하였으며, 부분 순서 감소(POR)와 결합하여, 검증 시간을 크게 단축하고 실제 임베디드 시스템에서 복잡한 버그(예: 데드락)를 탐지할 수 있도록 한다.

ABSTRACT

The transition from single-core to multi-core processors has made multi-threaded software an important subject in computer aided verification. Here, we describe and evaluate an extension of the ESBMC model checker to support the verification of multi-threaded software with shared variables and locks using bounded model checking (BMC) based on Satisfiability Modulo Theories (SMT). We describe three approaches to model check multi-threaded software and our modelling of the synchronization primitives of the Pthread library. In the lazy approach, we generate all possible interleavings and call the BMC procedure on each of them individually, until we either find a bug, or have systematically explored all interleavings. In the schedule recording approach, we encode all possible interleavings into one single formula and then exploit the high speed of the SMT solvers. In the underapproximation-widening approach, we reduce the state space by abstracting the number of state variables and interleavings from the proofs of unsatisfiability generated by the SMT solvers. In all three approaches, we use partial-order reduction (POR) techniques to reduce the number of interleavings explored. Experiments show that our approaches can analyze larger problems and substantially reduce the verification time compared to state-of-the-art techniques that combine classic POR methods with symbolic algorithms and others that implement the Counter-Example Guided Abstraction Refinement technique.

연구 동기 및 목표

• 공유 변수와 잠금을 갖는 다중 스레드 소프트웨어 검증에서 상태 공간 폭발 문제를 해결하기 위해.
• SMT 솔버를 사용하여 ESBMC 모델 체커를 Pthread 동기화 원자성(뮤텍스, 조건 변수)을 지원하도록 확장하기 위해.
• SMT 기반 BMC에 부분 순서 감소(POR)를 통합하여 중복되는 스레드 순서 탐색을 줄이기 위해.
• 실제 임베디드 C 프로그램에서 데드락과 같은 복잡한 동시성 버그를 탐지할 수 있도록 하기 위해.
• SMT 솔버를 활용한 하향 확장 기반 추상화(UW)의 효과를 다중 스레드 검증에서 평가하기 위해.

제안 방법

• 라우팅 접근 방식은 모든 가능한 스레드 순서를 생성하고, 각각에 대해 SMT 솔버를 사용하여 위반 여부를 검사하는 방식으로, BMC를 개별적으로 적용한다.
• 스케줄 기록 접근 방식은 각 스레드의 모든 가능한 실행 경로를 단일 SMT 공식으로 인코딩하여, SMT 솔버를 통한 고속 분석을 가능하게 한다.
• 하향 확장 기반 추상화(UW) 접근 방식은 SMT 솔버에서 생성된 불만족 가능 코어를 활용하여 상태 변수 수와 순서 수를 추상화함으로써 상태 공간을 줄인다.
• 모든 세 가지 접근 방식에 부분 순서 감소(POR)를 통합하여 스레드 동작 간 독립성을 활용해 중복되는 순서 탐색을 제거한다.
• SMT 호환성 제약 조건을 사용하여 Pthread 원자성(뮤텍스, 조건 변수)을 모델링하고, 유한 비트 폭, 배열, 구조체, 포인터를 모두 지원한다.
• ESBMC 도구는 ANSI-C 의미 체계를 위한 배경 이론(비트 벡터 및 배열 연산 포함)을 갖춘 SMT 기반 BMC를 지원하도록 확장되었다.

실험 결과

연구 질문

• RQ1 공유 변수와 Pthread 동기화를 갖는 다중 스레드 C 프로그램을 효과적으로 검증하기 위해 SMT 기반 유한 모델 체킹이 가능한가?
• RQ2 라우팅, 스케줄 기록, UW와 같은 다양한 SMT 기반 BMC 전략 간의 확장성과 검증 성능는 어떻게 비교되는가?
• RQ3 부분 순서 감소(POR)는 SMT 기반 다중 스레드 검증에서 탐색되는 순서 수를 어느 정도 줄일 수 있는가?
• RQ4 SMT 솔버와 함께 사용된 하향 확장 기반 추상화 기법은 다른 방법이 놓치는 데드락과 같은 복잡한 동시성 버그를 탐지할 수 있는가?
• RQ5 실제 벤치마크에서 제안된 SMT 기반 BMC 프레임워크는 CEGAR 및 POR 기반 상호작용 기법과 비교해 어떻게 뛰어나게 성능을 발휘하는가?

주요 결과

• 실제 벤치마크에서 UW ESBMC 접근 방식은 CEGAR 기반 SATABS 모델 체커보다 검증 시간과 확장성 면에서 뛰어나다.
• 라우팅 ESBMC 접근 방식은 동시성 제약 조건을 점진적으로 추가함으로써 비트리플 다중 스레드 C 프로그램에서 버그를 신속하게 탐지할 수 있다.
• SMT 기반 BMC에 부분 순서 감소(POR)를 통합함으로써 중복되는 순서 탐색 수를 크게 줄였고, 이는 타당성 손실 없이 이루어졌다.
• 이 프레임워크는 뮤텍스 및 조건 변수 동작으로 인한 데드락을 성공적으로 탐지하였으며, 이는 이전의 두 스레드 전용 또는 컨텍스트 유한 기반 접근 방식에서 누락된 기능이다.
• 스케줄 기록 접근 방식은 모든 순서를 단일 공식으로 인코딩하여 SMT 솔버의 고속 해석 능력을 극대화함으로써 더 큰 문제에 대해 성능을 향상시켰다.
• SMT 솔버에서 생성된 불만족 가능 코어의 사용은 UW 접근 방식에서 효과적인 추상화와 상태 공간 축소를 가능하게 하여 확장성 향상에 기여했다.