[논문 리뷰] Channel-Width Dependent Enhancement in Nanoscale Field Effect Transistor

Xihua Wang, Yu Chen외 3명|ArXiv.org|2008. 02. 15.

Nanowire Synthesis and Applications참고 문헌 1인용 수 3

한 줄 요약

이 논문은 나노스케일 실리콘 나노와이어 필드효과트랜지스터(FET)에서 채널 폭을 줄임으로써 표면대부피비율이 증가함에 따라 장치 성능이 크게 향상됨을 보여준다. 전자빔 리소그래피와 Al₂O₃의 원자층증착을 이용한 상향식 제조 공정을 통해, 폭이 400 nm에서 100 nm로 감소함에 따라 단위 폭당 전도도가 10배 증가(6.31에서 61.4 nS/μm)하는 것을 입증하였으며, 이는 초민감 센싱 및 향상된 논리 동작을 가능하게 한다.

ABSTRACT

We report the observation of channel-width dependent enhancement in nanoscale field effect transistors containing lithographically-patterned silicon nanowires as the conduction channel. These devices behave as conventional metal-oxide-semiconductor field-effect transistors in reverse source drain bias. Reduction of nanowire width below 200 nm leads to dramatic change in the threshold voltage. Due to increased surface-to-volume ratio, these devices show higher transconductance per unit width at smaller width. Our devices with nanoscale channel width demonstrate extreme sensitivity to surface field profile, and therefore can be used as logic elements in computation and as ultrasensitive sensors of surface-charge in chemical and biological species.

연구 동기 및 목표

• 나노와이어 채널 폭이 실리콘 나노와이어 FET의 전기적 특성에 미치는 영향을 조사하기 위해.
• 정밀한 나노와이어 치수 및 게이트 기하구조 제어가 가능한 CMOS 호환 상향식 제조 공정을 개발하기 위해.
• 3D 나노와이어 채널에서 표면대부피비율 증가에 기인한 향상된 장치 성능을 입증하기 위해.
• 이러한 장치가 초민감 생체 센싱 및 논리 응용 분야에 실현 가능함을 평가하기 위해.
• 폭에 따라 변화하는 임계전압 이동 및 전도도 향상 현상을 설명하는 분석 모델을 수립하기 위해.

제안 방법

• SOI 웨이퍼(100 nm 두께의 장치층)를 사용하여 전자빔 리소그래피를 통해 실리콘 나노와이어 FET를 제조하였다.
• 모든 세 면(상부 및 양측면)에 나노와이어에 20 nm 두께의 Al₂O₃ 게이트 산화막을 원자층증착(ALD) 기법으로 형성하였다.
• 3단자 상부게이트 구조를 구현하여 배경 게이트를 뜨게 하거나 접지함으로써 전송 특성 측정이 가능하도록 하였다.
• 역방향 소스-드레인 전압 하에서 I-V 곡선을 측정하여 임계전압 및 전도도 행동을 분석하였다.
• 실험 데이터를 설명하기 위해 슈트키 장벽 효과와 유효 표면대부피비율을 기반으로 한 분석 모델을 개발하였다.
• 전도도 단위 폭($ g_m = \mu C_{ox} \frac{W_{\text{eff}}}{L} V_{ds} $)을 사용하여 성능 평가를 수행하였으며, 여기서 $ W_{\text{eff}} = (w + 2H) \times n $.

실험 결과

연구 질문

• RQ1 200 nm 이하로 나노와이어 폭을 줄였을 때 실리콘 나노와이어 FET의 임계전압에 어떤 영향을 미치는가?
• RQ2 표면대부피비율이 3D 나노와이어 FET의 단위 폭당 전도도에 어떤 정도의 영향을 미치는가?
• RQ3 소규모 역방향 전압 하에서 비오믹 접촉이 센싱 성능에 미치는 영향이 무시할 만큼 작은가를 입증할 수 있는가?
• RQ4 게이트 산화막 두께가 나노와이어 폭과 상호작용하여 장치 감도 및 성능에 어떤 영향을 미치는가?
• RQ5 관측된 폭에 따른 성능 향상 현상을 슈트키 장벽 효과를 포함한 일관된 분석 모델로 설명할 수 있는가?

주요 결과

• 임계전압는 유효 표면대부피비율 $ A_{\text{sur}}/V_{\text{vol}} = \frac{w + 2H}{wH} $에 따라 선형적으로 증가하며, 이는 강한 폭 의존성 효과를 확인한다.
• 나노와이어 폭이 400 nm에서 100 nm로 감소함에 따라 단위 폭당 전도도가 6.31 nS/μm에서 61.4 nS/μm로 증가하여 10배 향상됨을 확인하였다.
• 소규모 역방향 전압 하에서 비오믹 접촉 저항은 나노와이어 저항보다 훨씬 작아 센싱 응용에서 장치 성능에 미치는 영향이 최소화된다.
• 두꺼운 게이트 산화막(예: 120 nm Al₂O₃)은 표면 효과를 억제하여 감도를 낮추며, 특히 넓은 나노와이어에서는 뚜렷한 영향을 미친다. 반면 좁은 나노와이어에서는 합리적인 성능 유지가 가능하다.
• 좁은 3D 나노와이어 기하구조와 얇은 산화막의 조합은 향상된 게이트 제어 및 감도 향상을 가능하게 하여 생체 센싱 및 논리 응용에 적합하다.
• 슈트키 장벽 및 표면대부피비율을 기반으로 한 분석 모델은 실험 데이터와 양호한 일치를 보이며, 관측된 향상 현상의 물리적 기원을 검증한다.