[논문 리뷰] Characterisation of analogue Monolithic Active Pixel Sensor test structures implemented in a 65 nm CMOS imaging process

G. Aglieri Rinella, G. Alocco외 93명|arXiv (Cornell University)|2024. 01. 01.

Particle Detector Development and Performance인용 수 1

한 줄 요약

이 논문은 65 nm CMOS 영상 프로세스에 의해 제작된 아날로그 단일결합형 활성 픽셀 센서(MAPS) 시험 구조를 특성화하며, 극한의 방사선 조건 하에서 높은 방사선 내성과 신호 무결성을 입증한다. 간극이 있는 방식으로 개선된 디자인은 총 이온화 복사량(TID) 3 MGy 및 비이온화 에너지 손실(NIEL) 1×10¹⁵ 1 MeV neq cm⁻²까지 >99%의 탐지 효율을 달성했으며, ⁵⁵Fe의 Mn-Kα에 대해 4%의 에너지 해상도를 확보하여 향후 고에너지 물리학 실험용 탐지기, 예를 들어 ALICE ITS3 및 ALICE 3 Vertex Tracker에 적합한 기술임을 검증한다.

ABSTRACT

Analogue test structures were fabricated using the Tower Partners Semiconductor Co. CMOS 65 nm ISC process. The purpose was to characterise and qualify this process and to optimise the sensor for the next generation of Monolithic Active Pixels Sensors for high-energy physics. The technology was explored in several variants which differed by: doping levels, pixel geometries and pixel pitches (10-25 $μ$m). These variants have been tested following exposure to varying levels of irradiation up to 3 MGy and $10^{16}$ 1 MeV n$_ ext{eq}$ cm$^{-2}$. Here the results from prototypes that feature direct analogue output of a 4$ imes$4 pixel matrix are reported, allowing the systematic and detailed study of charge collection properties. Measurements were taken both using $^{55}$Fe X-ray sources and in beam tests using minimum ionizing particles. The results not only demonstrate the feasibility of using this technology for particle detection but also serve as a reference for future applications and optimisations.

연구 동기 및 목표

• 고에너지 물리학(HEP)용 단일결합형 활성 픽셀 센서(MAPS)에 사용하기 위해 65 nm CMOS 영상 프로세스의 특성화 및 자격 평가를 수행하는 것.
• 다양한 총 이온화 복사량(TID) 및 비이온화 에너지 손실(NIEL) 수준에서 MAPS 시험 구조의 방사선 내성 평가를 수행하는 것.
• 고속, 고방사선 환경에서 전하 수확 효율, 공간 해상도 및 신호 대 잡음비를 향상시키기 위한 픽셀 디자인 최적화를 수행하는 것.
• 특히 ALICE ITS3 및 ALICE 3 Vertex Tracker에 대해 향후 MAPS 개발을 위한 기준 데이터셋을 제공하는 것.

제안 방법

• 1.5 mm × 1.5 mm 크기의 APTS 칩을 65 nm CMOS 65 nm ISC 프로세스로 제작하였으며, 픽셀 피치가 10, 15, 20, 25 µm인 4×4 픽셀 매트릭스를 포함한다.
• 전하 공유 및 수확 효율을 연구하기 위해 표준, 개선형, 간극이 있는 개선형의 세 가지 픽셀 설계 변형을 구현하였다.
• 에너지 해상도 및 클러스터 크기를 평가하기 위해 ⁵⁵Fe X선 원천 측정을 수행하였으며, 최소 이온화 입자를 이용한 빔 테스트를 통해 공간 해상도 및 탐지 효율을 평가하였다.
• 배터리 역전 서브스트레이트 바이어스를 적용하여 고갈 깊이를 제어하고, 전하 수확 및 신호 대 잡음비에 미치는 영향을 연구하였다.
• 고에너지 물리학 환경에서 장기간 방사선 노출을 시뮬레이션하기 위해 샘플을 최대 3 MGy TID 및 10¹⁶ 1 MeV neq cm⁻² NIEL까지 방사선 조사하였다.
• 개별 픽셀로부터 전체 아날로그 신호 웨이브폼을 측정하여 전하 수확 동역학 및 클러스터 크기 변화의 세밀한 분석을 가능하게 하였다.

실험 결과

연구 질문

• RQ1 10–25 µm 범위의 픽셀 피치가 65 nm CMOS MAPS에서 방사선 조건 하에서 전하 수확 효율과 공간 해상도에 어떤 영향을 미치는가?
• RQ2 표준, 개선형, 간극이 있는 개선형의 서로 다른 픽셀 설계 변형이 전하 공유, 클러스터 크기 및 신호 대 잡음비에 미치는 영향은 무엇인가?
• RQ3 역전 서브스트레이트 바이어스가 방사선 조사된 MAPS에서 전하 수확 및 탐지 효율을 얼마나 향상시키는가?
• RQ4 65 nm CMOS MAPS의 방사선 내성 한계(TID 및 NIEL)는 탐지 효율과 신호 무결성 측면에서 어느 정도인가?
• RQ5 4×4 픽셀 매트릭스에서 전체 아날로그 신호 읽기 기능이 고방사선 조건에서 전하 클러스터 크기 및 에너지 해상도 재구성에 정확하게 기여할 수 있는가?

주요 결과

• 간극이 있는 개선형 디자인이 가장 높은 전하 수확 효율과 가장 낮은 전하 공유를 보였으며, 모든 픽셀 피치에서 평균 클러스터 크기가 작아지고 신호 대 잡음비가 향상되었다.
• 간극이 있는 개선형 디자인에서 ⁵⁵Fe의 Mn-Kα 피크에 대해 4%의 에너지 해상도를 확보하여 높은 에너지 해상도 능력을 입증하였다.
• 모든 픽셀 피치에서 역전 서브스트레이트 바이어스 조건 및 최대 3 MGy TID까지 탐지 효율이 99% 이상 유지되어 ALICE ITS3 요구사항을 충족하였다.
• NIEL 조건에서는 15 µm 피치에서 1×10¹⁵ 1 MeV neq cm⁻², 10 µm 피치에서 2×10¹⁵ 1 MeV neq cm⁻²까지 탐지 효율이 99% 이상 유지되었으며, ALICE ITS3 요구사항을 초월하였다.
• NIEL 및 TID 복사량 증가에 따라 전하 수확 효율이 감소함에 따라 평균 클러스터 크기가 감소하였고, 고복사 조건에서 공간 해상도가 약간 악화되었다.
• 25 µm 피치 디자인이 전체 아날로그 읽기 기능 덕분에 클러스터 크기가 더 크므로 공간 해상도 향상 효과가 가장 크게 나타났으며, 이는 큰 픽셀에서 아날로그 출력의 이점이 뚜렷하다는 것을 시사한다.