[논문 리뷰] Characterisation, simulation and test beam data analysis of stitched passive CMOS strip sensors

I. Zatočilová, J.-H. Arling외 21명|arXiv (Cornell University)|2023. 09. 28.

Particle Detector Development and Performance인용 수 1

한 줄 요약

이 논문은 150 nm CMOS 기술을 사용하여 다수의 레티큘 사이트를 레이어링하여 대면적 피사체를 형성하고, IZM 베를린에서 후면 처리를 수행한 피사체 없는 CMOS 스트립 센서의 설계, 시뮬레이션 및 시험 비드 검증을 제시한다. 이는 방사선 노출 후에도 방사선에 대한 내성을 확보하고 기능을 유지함으로써, LHC Phase-II 트래커 업그레이드에 맞는 레이어링 센서의 실현 가능성을 입증한다.

ABSTRACT

In the passive CMOS Strips Project, strip sensors were designed at the University of Bonn and produced by LFoundry in 150 nm technology, with an additional backside processing from IZM Berlin. Up to five individual reticules were connected by stitching at the foundry in order to obtain the typical strip lengths required for the LHC Phase-II upgrade of ATLAS or CMS trackers. After dicing, sensors were tested in a probe station and characterised with a Sr90-source as well as laser-based edge- and top-TCT systems. Sensors were also simulated using Sentaurus TCAD. At last, detector modules were constructed from several sensors and thoroughly studied in two beam campaigns at DESY. All of these measurements were performed before and after irradiation. This contribution provides an overview of simulation results, summarises the laboratory measurements and in particular presents first test beam results for irradiated and unirradiated passive CMOS strip sensors. We are demonstrating that large area sensors with sufficient radiation hardness can be obtained by stitching during the CMOS process, and presenting our plans for the next submission in the framework of this project.

연구 동기 및 목표

• ATLAS 및 CMS의 LHC Phase-II 트래커 업그레이드에 적합한 대면적 피사체 없는 CMOS 스트립 센서의 개발.
• 표준 CMOS 공정에서의 스트립 길이 제한을 극복하기 위해 제조 과정 중에 다수의 레티큘을 레이어링하는 방법의 적용.
• 시뮬레이션과 실험적 테스트를 통한 레이어링 센서의 방사선 내성 및 검출기 성능 평가.
• 비드 조건에서의 센서 기능성 및 성능을 방사선 노출 전후로 검증.
• 향후 피사체 없는 CMOS 스트립 프로젝트에서 개선된 센서 설계를 위한 기초 제공.

제안 방법

• 본드 대학에서 150 nm CMOS 기술을 사용한 피사체 없는 CMOS 스트립 센서 설계.
• 전하 수집을 가능하게 하기 위해 IZM 베를린에서 후면 처리를 수행한 센서 제조.
• 필요한 스트립 길이를 확보하기 위해 공정소에서 최대 5개의 개별 레티큘을 레이어링.
• 프로브 스테이션에서 Sr90 원천 및 레이저 기반 TCT 시스템(엣지-TCT 및 톱-TCT)을 사용한 특성 분석.
• 성능 예측 및 설계 최적화를 위한 Sentaurus TCAD를 사용한 센서 반응 시뮬레이션.
• 다수의 레이어링된 센서를 조립한 검출기 모듈을 제작하고 DESY에서 두 차례의 비드 캠프에 참여하여 테스트.

실험 결과

연구 질문

• RQ1 표준 CMOS 공정에서 다수의 레티큘을 레이어링하여 대면적 피사체 없는 CMOS 스트립 센서를 신뢰성 있게 제조할 수 있는가?
• RQ2 레이어링된 센서의 성능은 시뮬레이션 결과 및 표준 센서의 예상 성능과 비교해 어떻게 되는가?
• RQ3 방사선 노출 후 레이어링된 피사체 없는 CMOS 스트립 센서의 방사선 내성은 어떠한가?
• RQ4 비방사선 노출 및 방사선 노출 후 센서에 대해 실험실 측정값과 비드 데이터 간의 상관관계는 어떠한가?
• RQ5 레이어링된 센서는 LHC Phase-II 응용 분야에서 방사선 노출 후에도 충분한 전하 수집 효율성과 신호 반응을 유지할 수 있는가?

주요 결과

• 레이어링된 피사체 없는 CMOS 스트립 센서는 실험실 및 비드 테스트 모두에서 기능을 완전히 유지하고 충분한 성능을 보였다.
• Sentaurus TCAD를 사용한 시뮬레이션 결과는 센서 반응을 정확하게 예측하였고, 설계 최적화를 안내하는 데 기여하였다.
• Sr90 및 TCT 시스템을 사용한 실험실 측정은 레이어링된 센서 전반에서 일관된 전하 수집 및 신호 반응을 확인하였다.
• DESY에서의 비드 데이터는 비방사선 노출 및 방사선 노출 후 센서가 트래커 응용 분야에 충분한 성능을 유지하고 있음을 입증하였다.
• 센서는 LHC Phase-II 트래커 업그레이드 요구사항을 충족할 수 있는 충분한 방사선 내성을 보였다.
• 이 프로젝트는 CMOS 제조 과정 중 레이어링을 통해 대면적 센서를 제조할 수 있음을 확인하였으며, 향후 설계 제출 계획이 수립되었다.