[논문 리뷰] Charge-based computing with analogue reconfigurable gates

Alexander Serb, Ali Khiat외 1명|arXiv (Cornell University)|2017. 09. 13.

Advanced Memory and Neural Computing참고 문헌 20인용 수 3

한 줄 요약

이 논문은 메모리스터 장치를 표준 논리 게이트에 통합하여 에너지 효율성이 디지털 시스템에 근접한 아날로그 재구성 가능한 계산을 가능하게 하는 새로운 전하 기반 계산 철학을 제안한다. 메모리스터를 활용해 게이트 동작을 동적으로 재구성함으로써 저전력, 재구성 가능한 논리 연산을 실현하며, 전하 연산당 에너지 손실를 최소화한다.

ABSTRACT

As the world enters the age of ubiquitous computing, the need for reconfigurable hardware operating close to the fundamental limits of energy consumption becomes increasingly pressing. Simultaneously, scaling-driven performance improvements within the framework of traditional analogue and digital design become progressively more restricted by fundamental physical constraints. Thus, a true paradigm shift in electronics design is required for fuelling the next big burst in technology. Here we lay the foundations of a new design paradigm that fuses analogue and digital thinking by combining digital electronics with memristive devices for achieving charge-based computation; information processing where every dissipated charge counts. This is realised by introducing memristive devices into standard logic gates, thus rendering them reconfigurable and able to perform analogue computation at a power cost close to digital. The power of this concept is then showcased by experimentally demonstrating a hardware data clusterer and a fuzzy NAND gate using this principle.

연구 동기 및 목표

• 지속적인 컴퓨팅 시대에 맞는 에너지 효율적이고 재구성 가능한 하드웨어에 대한 수요 증가에 대응하기 위해.
• 기존 디지털 및 아날로그 전자기기의 물리적 한계를 극복하고 디지털 논리와 메모리스터 장치를 융합하기 위해.
• 모든 소모된 전하가 계산에 의미 있게 기여하도록 하여 에너지 낭비를 최소화하기 위해.
• 디지털 시스템의 신뢰성과 아날로그 계산의 유연성을 결합한 새로운 설계 철학을 개발하기 위해.
• 실험적 프로토타입을 통해 전하 기반 계산의 실용적 구현을 제시하기 위해.

제안 방법

• 표준 디지털 논리 게이트에 메모리스터 장치를 통합하여 아날로그 계산이 가능한 재구성 가능한 게이트를 구현한다.
• 메모리스터의 저항 상태를 활용해 게이트 동작을 동적으로 변경함으로써, 단일 물리적 게이트에서 여러 논리 기능을 수행할 수 있도록 한다.
• 정보가 제어된 전하 이동을 통해 처리되는 전하 기반 계산 원리를 적용하여 에너지 손실를 최소화한다.
• 재구성 가능한 게이트를 사용해 하드웨어 기반 데이터 클러스터링기를 설계 및 제작함으로써, 적응형 저전력 패턴 인식의 가능성을 입증한다.
• 메모리스터 상태를 조절하여 가변 임계값 논리 기능을 모방함으로써 퍼지 NAND 게이트를 개발한다.

실험 결과

연구 질문

• RQ1 표준 논리 게이트에 메모리스터 장치를 효과적으로 통합하여 재구성 가능하고 저전력 계산을 가능하게 할 수 있는가?
• RQ2 전하 기반 계산은 어떻게 디지털 시스템 수준의 에너지 효율성을 확보하면서도 아날로그의 융통성은 유지할 수 있는가?
• RQ3 클러스터링과 같은 실제 계산 작업에서 재구성 가능한 게이트의 실용적 구현은 어떤가?
• RQ4 메모리스터 상태는 퍼지 논리와 같은 비이진 논리 기능을 어느 정도 모방할 수 있는가?
• RQ5 제안된 철학은 복잡하고 에너지 제약이 있는 계산 응용 분야로 확장 가능한가?

주요 결과

• 제안된 재구성 가능한 게이트는 메모리스터 조절을 통해 디지털 시스템 수준의 전력 소모를 달성하면서도 아날로그 계산을 가능하게 한다.
• 재구성 가능한 게이트 아키텍처를 사용해 하드웨어 기반 데이터 클러스터링기를 성공적으로 구현하였으며, 입력 패턴에 대한 적응성을 입증하였다.
• 퍼지 NAND 게이트는 실험적으로 실현되었으며, 조절 가능한 임계값을 가진 그레이드 논리 연산 수행 능력을 검증하였다.
• 모든 소모된 전하가 계산에 의미 있게 기여하도록 함으로써 시스템은 에너지 효율성을 확보한다.
• 논리 게이트에 메모리스터를 통합함으로써 추가 회로가 필요 없이 동적 재구성을 가능하게 하여 면적과 전력 오버헤드를 감소시켰다.