[논문 리뷰] Chip-integrated voltage sources for control of trapped ions

J. Stuart, R. Panock외 6명|DSpace@MIT (Massachusetts Institute of Technology)|2018. 10. 16.

Analytical Chemistry and Sensors인용 수 10

한 줄 요약

이 논문은 표면 전극 이온 트랩의 기판 내부에 직접 통합된 첫 번째 칩 내장 고전압 CMOS 기반 디지털-아날로그 변환기(DAC) 시스템을 제시한다. 이 시스템은 갇힌 이온의 제어 전압을 칩 내에서 생성함으로써, 스케일러블한 이온 트랩 양자 프로세서의 실현 가능성을 입증한다. 시스템은 16개의 DAC를 제어하기 위해 직렬 SPI 버스를 사용하며, 외부 소스와 유사한 노이즈 및 속도 성능을 달성한다. 통합된 전기적 고립 스위치를 통해 50 dB의 노이즈 감소를 실현하였으며, 이는 칩 내에서의 제어 전압 생성이 가능함을 보여준다.

ABSTRACT

Trapped-ion quantum information processors offer many advantages for achieving high-fidelity operations on a large number of qubits, but current experiments require bulky external equipment for classical and quantum control of many ions. We demonstrate the cryogenic operation of an ion-trap that incorporates monolithically-integrated high-voltage CMOS electronics ($\pm 8\mathrm{V}$ full swing) to generate surface-electrode control potentials without the need for external, analog voltage sources. A serial bus programs an array of 16 digital-to-analog converters (DACs) within a single chip that apply voltages to segmented electrodes on the chip to control ion motion. Additionally, we present the incorporation of an integrated circuit that uses an analog switch to reduce voltage noise on trap electrodes due to the integrated amplifiers by over $50\mathrm{dB}$. We verify the function of our integrated electronics by performing diagnostics with trapped ions and find noise and speed performance similar to those we observe using external control elements.

연구 동기 및 목표

• 이온 트랩 양자 프로세서의 스케일러비리티 문제를 해결하기 위해 제어 전자 회로를 이온 트랩 기판에 직접 통합한다.
• 이온 트랩 시스템에서 두꺼운 외부 전압 소스와 인터커넥트에 대한 의존도를 줄인다.
• 냉각 환경에서 면적, 전력 소모, 노이즈를 최소화하면서 외부 소스와 유사한 성능을 달성한다.
• 고전압, 저노이즈 제어 전자 회로에 대해 상용 CMOS 공정을 사용할 수 있는지 평가한다.
• 단일 기판 통합을 통해 향후 대규모 이온 트랩 아키텍처를 실현한다.

제안 방법

• 평면형 이온 트랩의 표면 전극 아래에 있는 반도체 기판에 16개의 고전압 CMOS DAC(±8 V 전압 범위)를 단일 기판 통합한다.
• 단일 칩에서 16개의 DAC를 제어하기 위해 직렬 SPI 버스를 사용하여 인터커넥트 수와 면적을 감소시킨다.
• 3.3 kΩ 온 저항을 가진 전기적 고립 스위치(EIS)를 통합하여 트랩 전극의 전압 노이즈를 50 dB 이상 감소시킨다.
• 전압 업데이트를 가능하게 하기 위해 192비트 입력 문자열(채널당 12비트 × 16채널)을 설계하였으며, RC 시간 상수에 의해 대역폭이 제한된다.
• 고속 데이터 전송에서 신호 반사 최소화를 위해 제어된 특성 임피던스 선과 터미네이션을 사용한다.
• 하부 금속 레이어에 10 pF 쇼트 커패시터를 통합하여 RF 누설을 억제하고 고립도 향상시키며, DC 전극에 대한 RF 전압 커플링을 1% 이하로 유지한다.

실험 결과

연구 질문

• RQ1 표면 전극 이온 트랩 기판에 고전압 CMOS DAC를 성공적으로 통합하여 이온 운동의 칩 내 제어를 가능하게 할 수 있는가?
• RQ2 냉각 환경에서 칩 내장 전압 소스의 노이즈 성능은 외부 소스와 비교해 어떻게 되는가?
• RQ3 전기적 고립 스위치의 통합이 트랩 전극의 전압 노이즈를 어떻게 감소시키는가?
• RQ4 전압 소스의 최대 업데이트 속도는 얼마이며, 무엇이 이를 제한하는가?
• RQ5 통합된 제어 시스템은 RF 및 DC 전극 간에 충분한 고립을 유지하여 이온의 위치 우물 깊이를 보존할 수 있는가?

주요 결과

• 칩 내장 DAC 시스템은 실질적으로 최대 250 kHz의 전압 업데이트 속도를 달성하였으며, 이는 SPI 버스의 신호 반사에 의해 제한된다.
• 전기적 고립 스위치를 통해 트랩 전극의 전압 노이즈가 50 dB 이상 감소하였으며, 이는 외부 소스 수준에 도달하였다.
• 노이즈 성능 측정 결과 외부 제어 요소와 유사하였으며, 50 K에서 이론적으로 예상되는 비정상적인 전기장 노이즈가 지배적일 것으로 예상된다.
• EIS가 닫힌 상태에서 시스템은 1–5 MHz의 대역폭을 확보하였고, EIS가 열린 상태에서는 고립도 160 dB를 초과하였다.
• 통합된 10 pF 쇼트 커패시터는 RF 누설을 효과적으로 억제하여 DC 전극에 대한 RF 전압 커플링을 1% 이하로 유지하였다.
• DAC는 총 장치 면적의 15%에만 차지하여, 스케일러블한 트랩 어레이에 적합한 고밀도 통합을 실현하였다.