[논문 리뷰] Classical simulation of quantum algorithms using the tensor product representation

Akira Kawaguchi, Kazuo Shimizu외 2명|ArXiv.org|2004. 11. 30.

Quantum Computing Algorithms and Architecture참고 문헌 1인용 수 4

한 줄 요약

이 논문은 밀도 행렬 군집화 기법(DMRG) 기반의 텐서 곱 상태 표현을 사용하여 양자 회로의 고전적 시뮬레이션 방법을 제시한다. 일반화된 토플리 게이트와 측정을 포함한 1- 및 2 큐비트 게이트를 효율적으로 처리함으로써, 해의 수가 적을 경우 양자 컴퓨터 수준의 계산 복잡도를 달성하면서 몇 십 개의 큐비트까지 그로버 알고리즘을 정확하게 시뮬레이션할 수 있다.

ABSTRACT

Using the tensor product representation in the density matrix renormalization group, we show that a quantum circuit of Grover's algorithm, which has one-qubit unitary gates, generalized Toffoli gates, and projective measurements, can be efficiently simulated by a classical computer. It is possible to simulate quantum circuits with several ten qubits.

연구 동기 및 목표

• 복잡한 게이트 연산과 측정을 효율적으로 처리할 수 있는 고전적 양자 회로 시뮬레이션 방법을 개발한다.
• 고전적 계산 자원을 사용하여 수십 큐비트의 대규모 양자 회로를 시뮬레이션할 수 있도록 한다.
• 일반화된 토플리 게이트와 측정을 포함한 그로버 알고리즘의 시뮬레이션 가능성을 입증한다.
• 이 시뮬레이션 방법의 계산 복잡도를 분석하고 양자 계산 성능과 비교한다.
• 데코herence와 운영 오류가 있는 상황에서 양자 회로를 연구할 수 있는 실용적 도구를 제공한다.

제안 방법

• 각 큐비트와 인접 큐비트 간의 얽힘 변수에 연결된 L개의 텐서로 구성된 텐서 곱 상태 표현을 사용한다.
• 텐서의 그래픽 표현(텐서는 삼각형, 큐비트 인덱스는 원, 얽힘 인덱스는 사각형)을 사용하며, 야곱의 합기호를 사용하여 수축을 수행한다.
• 내적과 상태 진화는 텐서의 순차적 수축을 통해 계산되며, 계산 비용은 각 연산당 O(Lm³)로 표현되며, 여기서 m은 최대 결합 차원이다.
• 기본 게이트로 분해하지 않고도 일반화된 토플리 게이트(Ck-NOT)를 직접 적용하여 효율성을 유지한다.
• 측정 결과는 랜덤 수 생성을 사용하여 기대값을 계산하고 확률적으로 샘플링하여 시뮬레이션한다.
• DMRG 프레임워크를 활용하여 얽힘 공간을 잘라내어 얽힘 상태일 경우에도 낮은 계산 비용을 유지한다.

실험 결과

연구 질문

• RQ1 텐서 곱 상태 표현을 사용하여 그로버 알고리즘을 고전 컴퓨터에서 효율적으로 시뮬레이션할 수 있는가?
• RQ2 시뮬레이션의 계산 복잡도는 큐비트 수와 해의 수에 따라 어떻게 변화하는가?
• RQ3 분해 없이 일반화된 토플리 게이트를 얼마나 효율적으로 통합할 수 있는가?
• RQ4 결합 차원 m과 해의 수 t 사이의 관계는 무엇인가?
• RQ5 이 방법은 데코herence와 운영 오류가 있는 양자 회로를 효과적으로 시뮬레이션할 수 있는가?

주요 결과

• 텐서 곱 상태 방법을 사용한 그로버 알고리즘의 시뮬레이션은 t가 작을 경우 양자 알고리즘의 O(√N) 복잡도와 유사한 계산 복잡도 O(√N t³.⁵ log₂N)를 달성한다.
• 결합 차원 m은 m ≤ t + 1로 제한되며, 이는 해의 수에 따라 시뮬레이션 비용이 중간 정도로 증가함을 시사한다.
• 이 방법은 고전 컴퓨터에서 n = 35 큐비트까지 그로버 알고리즘을 성공적으로 시뮬레이션할 수 있었으며, 실행 시간은 A√N log N으로 증가하여 이론적 예측과 일치한다.
• 표적 상태의 진폭 진동은 해석적 해 |sin((2k+1)θ/2)|²/t 와 일치하여 시뮬레이션의 정확성을 확인한다.
• 메모리 요구량은 O(t² log₂N)로 증가하여 중간 수준의 해의 수를 가진 회로에 대해 실현 가능하다.
• 이 방법은 게이트 분해 없이도 1- 및 2 큐비트 게이트, 측정, 일반화된 토플리 게이트를 포함한 양자 회로를 효율적으로 시뮬레이션할 수 있다.