[논문 리뷰] Coarse-Grain Performance Estimator for Heterogeneous Parallel Computing Architectures like Zynq All-Programmable SoC

Daniel Jiménez-González, Carlos Álvarez외 5명|arXiv (Cornell University)|2015. 08. 27.

Parallel Computing and Optimization Techniques참고 문헌 11인용 수 8

한 줄 요약

이 논문은 OmpSs 응용 프로그램 코드와 합성 예측 자료만을 사용하여 Zynq 올-프로그래머블 SoC용 거친 수준의 성능 추정기(performance estimator)를 제안한다. 이는 런타임 작업 스케줄링과 공동 설계 탐색을 통합함으로써 이질적 병렬 워크로드에 대해 거의 최적의 성능을 달성하면서도 공동 설계 결정보다 시간 단위로 단축시킨다.

ABSTRACT

Heterogeneous computing is emerging as a mandatory requirement for power-efficient system design. With this aim, modern heterogeneous platforms like Zynq All-Programmable SoC, that integrates ARM-based SMP and programmable logic, have been designed. However, those platforms introduce large design cycles consisting on hardware/software partitioning, decisions on granularity and number of hardware accelerators, hardware/software integration, bitstream generation, etc. This paper presents a performance parallel heterogeneous estimation for systems where hardware/software co-design and run-time heterogeneous task scheduling are key. The results show that the programmer can quickly decide, based only on her/his OmpSs (OpenMP + extensions) application, which is the co-design that achieves nearly optimal heterogeneous parallel performance, based on the methodology presented and considering only synthesis estimation results. The methodology presented reduces the programmer co-design decision from hours to minutes and shows high potential on hardware/software heterogeneous parallel performance estimation on the Zynq All-Programmable SoC.

연구 동기 및 목표

• Zynq 올-프로그래머블 SoC와 같은 이질적 컴퓨팅 플랫폼에서 하드웨어/소프트웨어 분할, 가속기의 해상도 수준, 비트스트림 생성과 같은 장기적인 설계 주기를 해결하기 위해.
• 자동화된 성능 추정을 통해 하드웨어/소프트웨어 공동 설계 결정보의 소요 시간을 수시간에서 수분으로 단축시키기 위해.
• OmpSs 응용 프로그램 코드와 합성 예측 자료만을 사용하여 프로그래머가 빠르게 거의 최적의 공동 설계 구성 요소를 식별할 수 있도록 하기 위해.
• ARM 기반 SMP와 프로그래머블 로직을 조합한 시스템에서 런타임 이질적 작업 스케줄링과 성능 예측을 지원하기 위해.
• 완전한 구현 주기를 요구하지 않는 이질적 병렬 아키텍처에서의 성능 추정을 위한 확장 가능하고 실용적인 방법론을 제공하기 위해.

제안 방법

• 이 방법은 작업 수준의 병렬성과 데이터 종속성을 모델링하기 위해 OmpSs 응용 프로그램 코드를 입력으로 사용한다.
• 합성 결과를 기반으로 한 거친 수준의 추정 모델을 적용하여 하드웨어 가속기와 소프트웨어 작업의 성능을 예측한다.
• ARM 코어와 FPGA 기반 가속기 위에 작업 매핑을 시뮬레이션하기 위해 런타임 스케줄링 히우리스틱을 통합한다.
• 완전한 하드웨어 구현을 피하기 위해 기존의 합성 예측 자료를 활용하여 솔루션 도달 시간을 단축시킨다.
• 예측 정확도를 향상시키기 위해 통신 오버헤드와 메모리 액세스 패턴을 모델링한다.
• 프레임워크는 실제 워크로드와 성능 메트릭을 사용하여 Zynq 올-프로그래머블 SoC에서 검증되었다.

실험 결과

연구 질문

• RQ1 거친 수준의 성능 추정기는 Zynq 올-프로그래머블 SoC에서 하드웨어/소프트웨어 공동 설계 결정보의 소요 시간을 줄일 수 있는가?
• RQ2 합성 예측 자료만으로도 이질적 병렬 워크로드에서 거의 최적의 성능을 예측할 수 있는가?
• RQ3 완전한 하드웨어 구현 없이도 추정기는 공동 설계 선택을 얼마나 효과적으로 안내할 수 있는가?
• RQ4 이 방법은 초기 설계 단계에서 런타임 작업 스케줄링 결정을 지원할 수 있는가?
• RQ5 OmpSs 코드와 합성 자료만을 기반으로 성능 예측의 정확도는 어느 정도인가?

주요 결과

• 성능 추정기는 공동 설계 결정보의 소요 시간을 수시간에서 수분으로 줄여 설계 프로세스를 크게 가속화한다.
• 효과적인 하드웨어/소프트웨어 분할과 가속기 구성 요소를 식별함으로써 거의 최적의 성능을 달성한다.
• 완전한 구현 주기를 피하기 위해 OmpSs 코드와 합성 예측 자료만을 사용하여도 추정기가 높은 정확도로 성능을 예측함을 입증하였다.
• 초기 단계의 성능 모델링을 통해 효과적인 런타임 작업 스케줄링 안내를 지원한다.
• Zynq 올-프로그래머블 SoC와 같은 이질적 컴퓨팅 플랫폼에서 실용적인 사용 가능성이 높은 것으로 나타났다.
• 결과적으로 합성 기반 추정이 최소한의 오버헤드로 공동 설계 결정보를 안내하는 데 충분하다는 것이 확인되었다.