[논문 리뷰] Compiling Quantum Circuits using the Palindrome Transform

Alfred V. Aho, Krysta M. Svore|ArXiv.org|2003. 11. 03.

Quantum Computing Algorithms and Architecture참고 문헌 16인용 수 20

한 줄 요약

이 논문은 양자 회로에서 (n−1)-제어-NOT 게이트 수를 최소화하기 위해 팰린드롬 최적화 알고리즘(POA)과 팰린드롬 변환을 도입한다. 재귀적 팰린드롬 구조를 사용해 두 수준 분해의 순서를 재정렬함으로써, 회로 크기를 크게 줄일 수 있으며, 기존의 분해 방법과 비교해 7 큐비트 회로에서 60%의 감소를 달성한다.

ABSTRACT

The design and optimization of quantum circuits is central to quantum computation. This paper presents new algorithms for compiling arbitrary 2^n x 2^n unitary matrices into efficient circuits of (n-1)-controlled single-qubit and (n-1)-controlled-NOT gates. We first present a general algebraic optimization technique, which we call the Palindrome Transform, that can be used to minimize the number of self-inverting gates in quantum circuits consisting of concatenations of palindromic subcircuits. For a fixed column ordering of two-level decomposition, we then give an numerative algorithm for minimal (n-1)-controlled-NOT circuit construction, which we call the Palindromic Optimization Algorithm. Our work dramatically reduces the number of gates generated by the conventional two-level decomposition method for constructing quantum circuits of (n-1)-controlled single-qubit and (n-1)-controlled-NOT gates.

연구 동기 및 목표

• 임의의 유니터리 행렬에 대해 기존의 두 수준 분해 방식이 (n−1)-제어-NOT 게이트를 과도하게 생성하는 데 기인한 비효율성을 해결하기 위해.
• 확장 가능한 양자 계산을 위한 게이트 수를 최소화하는 기술 독립적 컴파일 프레임워크를 개발하기 위해.
• 자기 역전 및 중복되는 제어-NOT 게이트 수를 최소화하는 두 수준 분해의 열 순서를 규명하기 위해.
• 재귀적 팰린드롬 부분 구조를 사용해 최소 게이트 수의 회로를 체계적으로 생성하는 순열 알고리즘을 제시하기 위해.
• 초기 컴파일 단계에서 자원 오버헤드를 줄이는 데 기초가 되는 효율적인 양자 회로 컴파일 기반을 제공하기 위해.

제안 방법

• 자기 역전 게이트 수를 최소화하기 위한 대수적 기법으로 팰린드롬 변환을 도입한다. 이는 팰린드롬 부분 회로로 구성된 회로에 적용된다.
• 두 수준 분해의 순서를 재정렬해 (n−1)-제어-NOT 게이트 수를 최소화하는 순열적 방법인 팰린드롬 최적화 알고리즘(POA)을 제안한다.
• 게이트 생성을 모델링하기 위해 배열 구조(array_n)의 재귀적 열 기반 분해를 사용하며, 각 열의 게이트 수에 대한 재귀 관계식을 설정한다.
• 재귀 공식을 적용한다: 짝수 열에 대해서는 Tⁿᶜ = 2Tⁿ⁻¹ᶜ + 3, 홀수 열에 대해서는 Tⁿᶜ = 2Tⁿ⁻¹ᶜ + 2이며, 종단 열의 기본 사례를 포함한다.
• 총 게이트 수 공식을 유도한다: poaₙ = (7/3)(2²ⁿ⁻¹) − 7(2ⁿ⁻¹) + 10/3으로, 최적화된 회로 크기를 반영한다.
• 자기 역전 게이트의 열 간 상쇄를 활용해, 초기 분해 이후에도 추가로 회로 크기를 줄인다.

실험 결과

연구 질문

• RQ1 임의의 유니터리 행렬에 대해 두 수준 분해에서 (n−1)-제어-NOT 게이트 수를 최소화하는 열 순서는 무엇인가?
• RQ2 양자 회로의 팰린드롬 부분 구조를 어떻게 활용해 대수적 최적화를 통해 게이트 수를 줄일 수 있는가?
• RQ3 재귀적 대칭 분해 패턴은 기존 방법과 비교해 얼마나 많은 양의 회로 크기를 줄일 수 있는가?
• RQ4 2ⁿ×2ⁿ 유니터리 행렬을 분해하기 위해 필요한 (n−1)-제어-NOT 게이트의 이론적 최소 수는 얼마인가?
• RQ5 순열 알고리즘이 기존의 분해 기법보다 더 적은 제어-NOT 게이트를 갖는 회로를 체계적으로 생성할 수 있는가?

주요 결과

• 7 큐비트 회로의 경우, 팰린드롬 최적화 알고리즘(POA)은 기존 방법에서 49,090개였던 (n−1)-제어-NOT 게이트를 18,670개로 줄여 62.3%의 감소를 이룬다.
• n=3일 때 POA는 기존 순서 방식 대비 50개의 게이트를 생성하는 반면, 기존 방법은 62개를 사용하여 게이트 수가 19.4% 감소한다.
• 최적화된 회로의 총 게이트 수는 poaₙ = (7/3)(2²ⁿ⁻¹) − 7(2ⁿ⁻¹) + 10/3로 주어지며, 이는 최소 달성 가능한 크기를 모델링한다.
• 자기 역전 게이트의 열 간 상쇄를 통해 중복되는 게이트를 제거함으로써 총 2(2ⁿ⁻¹−1)개의 게이트를 절감한다.
• 자기 역전 게이트 상쇄 없이도 POA는 기존 분해 방식을 능가하며, 순서 자체가 강력한 최적화 요소임을 보여준다.
• 이 프레임워크는 임의의 유니터리 행렬에 대해 최소 게이트 수의 양자 회로를 체계적으로 생성하는 확장 가능한 재귀적 방법을 제공하며, 게이트 수의 지수적 감소가 입증되었다.