[논문 리뷰] Computing with spin qubits at the surface code error threshold

Xiao Xue, Maximilian Russ외 5명|arXiv (Cornell University)|2021. 07. 01.

Quantum Computing Algorithms and Architecture참고 문헌 40인용 수 17

한 줄 요약

이 논문은 게이트 세트 토모그라피와 해밀토니안 엔지니어링을 사용하여 실리콘 기반 스핀 큐비트 프로세서가 단일 및 이중 큐비트 게이트의 허용 오차율을 99.5% 이상으로 달성함으로써 표면 코드 오류 임계값에서 고장 내성 양자 계산을 실현한다. 높은 품질의 게이트는 독립된 읽기 오차로 제한되는 20 밀리하르트리 정밀도로 분자의 수소 분해 에너지를 계산하는 변이 양자 고유값 해법(VQE)을 성공적으로 실행한다.

ABSTRACT

High-fidelity control of quantum bits is paramount for the reliable execution of quantum algorithms and for achieving fault-tolerance, the ability to correct errors faster than they occur. The central requirement for fault-tolerance is expressed in terms of an error threshold. Whereas the actual threshold depends on many details, a common target is the ~1% error threshold of the well-known surface code. Reaching two-qubit gate fidelities above 99% has been a long-standing major goal for semiconductor spin qubits. These qubits are well positioned for scaling as they can leverage advanced semiconductor technology. Here we report a spin-based quantum processor in silicon with single- and two-qubit gate fidelities all above 99.5%, extracted from gate set tomography. The average single-qubit gate fidelities remain above 99% when including crosstalk and idling errors on the neighboring qubit. Utilizing this high-fidelity gate set, we execute the demanding task of calculating molecular ground state energies using a variational quantum eigensolver algorithm. Now that the 99% barrier for the two-qubit gate fidelity has been surpassed, semiconductor qubits have gained credibility as a leading platform, not only for scaling but also for high-fidelity control.

연구 동기 및 목표

• 약 1%의 표면 코드 오류 임계값에 도달하여 고장 내성 양자 계산을 실현하기 위해.
• 이전까지 알고리즘 정확도를 제한했던 반도체 스핀 큐비트에서 낮은 이중 큐비트 게이트 품질 문제를 극복하기 위해.
• 기존 반도체 제조 공정과 호환되는 실리콘 기반 플랫폼에서 확장 가능하고 고정밀도의 양자 연산을 구현하기 위해.
• 실제 장치에서 복잡한 양자 알고리즘(예: VQE)을 실행하여 실용적인 근접 양자 우월성을 실현하기 위해.

제안 방법

• 고정밀도 캘리브레이션을 위해 게이트 세트 토모그라피(GST)를 사용하여 단일 및 이중 큐비트 게이트를 특성화함.
• 이소토ropic으로 풍부한 28Si/SiGe 이종구조에서 게이트로 정의된 双량자점(2QD)을 사용하여 장수명 공명 시간을 가진 전자 스핀 큐비트를 구현함.
• 마이크로마그넷을 통해 전기적 드립-스핀 공명(EDSR)을 적용하여 고속이고 고정밀도의 단일 큐비트 회전을 실현함.
• 바rier 게이트로 제어되는 가변적 교환 상호작용을 통해 아디아바틱 cphase 게이트를 적용하고, 대칭 잠재적 조건을 적용하여 전하 노이즈 민감도를 최소화함.
• 람버그 시퀀스에서 분리된 아디아바틱 펄스를 사용하여 대칭 동작 지점을 정밀하게 결정하고 게이트 파rameter를 캘리브레이션함.
• GST 기반 오차 생성자와 해밀토니안 오차 모델을 반복적으로 적용하여 게이트 파arameter를 정밀하게 보정함으로써 교차 간섭과 위상 오차를 보정함.

실험 결과

연구 질문

• RQ1 반도체 스핀 큐비트에서 이중 큐비트 게이트 품질이 표면 코드 고장 내성 임계값을 충족하기 위해 필요한 99.5%를 초과할 수 있는가?
• RQ2 다중 큐비트 시스템에서 교차 간섭과 대기 오차를 어떻게 완화하여 고정밀도 단일 큐비트 게이트 품질을 유지할 수 있는가?
• RQ3 고정밀도 게이트는 실제 스핀 큐비트 프로세서에서 복잡한 양자 알고리즘인 변이 양자 고유값 해법(VQE)의 실행을 가능하게 할 수 있는가?
• RQ4 해밀토니안 오차와 교차 간섭으로 인한 위상 드리프트가 게이트 품질에 미치는 영향은 어느 정도이며, GST 기반 캘리브레이션을 통해 이를 보정할 수 있는가?
• RQ5 고정밀도 스핀 큐비트 플랫폼에서 VQE 구현을 통해 분자 에너지 계산의 가능 정밀도는 어느 정도인가?

주요 결과

• 단일 큐비트 게이트 품질은 99.5% 이상을 초과하며, 이웃 큐비트의 교차 간섭과 대기 오차를 포함한 상황에서도 여전히 99% 이상 유지됨.
• GST 기반 캘리브레이션 후 이중 큐비트 cphase 게이트 품질은 99.65%에 도달하여 표면 코드 고장 내성에 필요한 99% 임계값을 초과함.
• Bell 상태 품질은 |Ψ⁺⟩ 및 |Ψ⁻⟩에서 98.42%, |Φ⁺⟩ 및 |Φ⁻⟩에서 97.75%에 도달하여 높은 얽힘 품질을 나타냄.
• VQE 구현은 독립된 읽기 오차로 제한되는 약 20 밀리하르트리 정밀도로 H₂의 해리 에너지를 계산함.
• GST는 교차 간섭으로 인한 체계적 오차인 IZ, ZI, ZZ 항을 드러내며, 펄스 진폭 조정과 위상 보정을 통해 이를 보정함.
• GST 기반 해밀토니안 오차 보정을 통해 펄스 형태와 J-엔velope 프로파일을 정밀하게 조정함으로써 게이트 품질을 직접 향상시키고 노이즈 민감도를 감소시킴.