[논문 리뷰] Conduction through subsurface cracks in bulk topological insulators

Steven Wolgast, Yun Suk Eo외 3명|arXiv (Cornell University)|2015. 06. 26.

Topological Materials and Phenomena인용 수 5

한 줄 요약

이 연구는 SmB6와 같은 부스러기 상태의 양자역학적 절연체에서 표면 아래의 균열이 그들의 위상적으로 보호된 표면 상태로 인해 추가적인 도전 경로로 작용하여 전기 전도도를 크게 향상시킨다는 것을 보여준다. 제어된 긁힘 실험과 전자현미경을 통해 저자들은 이러한 균열이 명백한 운반자 농도를 증가시키고 홀 계수를 감소시켜 고순도 샘플에서 관찰된 이례적인 운반자 전도도 결과를 설명한다.

ABSTRACT

Topological insulators (TIs) have the singular distinction of being electronic insulators while harboring metallic, conductive surfaces. In ordinary materials, defects such as cracks and deformations are barriers to electrical conduction, intuitively making the material more electrically resistive. Peculiarly, 3D TIs should become better conductors when they are cracked because the cracks themselves, which act as conductive topological surfaces, provide additional paths for the electrical current. Significantly, for a TI material, any surface or extended defect harbors such conduction. In this letter, we demonstrate that small subsurface cracks formed within the predicted 3D TI samarium hexaboride (SmB$_{6}$) via systematic scratching or sanding results in such an increase in the electrical conduction. SmB$_{6}$ is in a unique position among TIs to exhibit this effect because its single-crystals are thick enough to harbor cracks, and because it remarkably does not appear to suffer from conduction through bulk impurities. Our results not only strengthen the building case for SmB$_{6}$'s topological nature, but are relevant to all TIs with cracks, including TI films with grain boundaries.

연구 동기 및 목표

• 2D 양자 한계인 5.85×10¹⁴ cm⁻²를 초월하는 이례적인 높은 명백한 운반자 농도가 SmB6의 전도도 측정에서 나타나는 이유를 규명하는 것.
• 절연체 성질을 가진 양자역학적 절연체에서 표면 손상 또는 표면 아래 균열이 전기 전도도 증가에 기여하는지 확인하는 것.
• 균열이 측정된 전도도 특성, 특히 홀 계수와 전도도에 미치는 영향을 조사하는 것.
• SmB6의 표면 아래 균열이 위상적 표면 상태로 인해 도전 경로로 작용한다는 실험적 증거를 제공하는 것.
• 표면에 보이지 않는 균열에 의한 도전 경로를 고려함으로써 표면 전도도 측정에서 발생하는 모순을 해결하는 것.

제안 방법

• 광리소그래피와 Ti/Au 증착을 이용해 SmB6 단일결정의 (011) 표면에 Corbino 디스크 기하구조를 제작하였다.
• 17.72 Hz에서 락인 기술을 사용하여 1.5 K에서 4 K 사이의 온도에서 저항 측정을 수행하였다.
• 다이아몬드 터치 스크라이버를 이용해 다듬은 표면에 제어된 표면 손상을 유도하여 표면 아래 균열을 생성하였다.
• 집속 이온 빔(FIB) 연마와 주사전자현미경(SEM)을 사용하여 횡단면을 촬영하고 표면 아래 균열을 확인하였다.
• 기계적 표면 처리에 따른 저항과 홀 계수의 변화를 연관시켜 균열에 의한 도전 경로를 분리 분석하였다.
• 이온 연마를 통해 횡단면을 분석하여 표면 아래에 균열이 존재하는지 확인하였으며, 깊이와 횡방향 확장을 측정하였다.

실험 결과

연구 질문

• RQ1 보이지 않는 표면 아래 균열이 SmB6에서 전기 전도도에 상당한 기여를 할 수 있는가?
• RQ2 표면 다듬기 품질을 향상시켰음에도 불구하고 SmB6에서 표면 전도도가 감소하는 이유는 무엇인가? 예상과는 반대로 나타나는 현상이다.
• RQ3 표면 아래 균열이 홀 측정에서 관찰된 비물리적인 높은 명백한 운반자 농도를 어느 정도 설명할 수 있는가?
• RQ4 SmB6의 균열은 외부 표면과 다른 전도도 특성을 가지며, 측정된 홀 계수에 어떤 영향을 미치는가?
• RQ5 연마나 긁힘 과정에서 기계적 응력이 재료의 인장 강도를 초과할 경우 균열 형성이 발생할 수 있는가?

주요 결과

• SmB6의 연마나 긁힘 과정에서 생긴 표면 아래 균열은 위상적으로 보호된 표면 상태로 인해 추가적인 도전 경로로 작용한다.
• 균열에 의한 도전 경로는 저항 감소와 홀 계수 감소를 유발하여 명백한 운반자 농도 증가를 모방한다.
• 홀 측정에서 관찰된 명백한 운반자 농도는 표면 아래 균열의 기여로 인해 2D 양자 한계인 5.85×10¹⁴ cm⁻²를 초과할 수 있다.
• 이온 연마를 통해 횡단면을 관찰한 결과, 너비 100 nm, 길이 최대 10 µm인 균열이 확인되었으며, 표면 아래 존재함을 확인하였다.
• 저항 변화의 크기는 표면 거칠기가 원인인 표면적 증가로는 설명할 수 없으며, 저항 감소의 정도를 설명할 수 없다.
• 현상은 Hertzian 접촉 이론에 따라 최대 접촉 응력이 SmB6의 인장 강도를 초과하는 깊이에서 균열이 형성된다는 예측과 일치한다.