[논문 리뷰] Configurable memory systems for embedded many-core processors

Daniel Bates, Alex Chadwick외 1명|arXiv (Cornell University)|2016. 01. 05.

Parallel Computing and Optimization Techniques참고 문헌 10인용 수 1

한 줄 요약

이 논문은 임베디드 멀티코어 프로세서를 위한 런타임 재구성 가능한 메모리 시스템을 제안하며, 캐시 및 메모리 구성의 동적 최적화를 통해 성능과 에너지 효율성을 향상시킵니다. 워크로드 특성에 맞게 메모리 구성 구조를 맞춤화함으로써, 고정된 구성 대비 평균적으로 캐시 미스 비율이 70% 감소하고 성능이 20% 향상되며, 전용 설계 덕분에 AES 암호화 성능이 거의 두 배로 증가합니다.

ABSTRACT

The memory system of a modern embedded processor consumes a large fraction of total system energy. We explore a range of different configuration options and show that a reconfigurable design can make better use of the resources available to it than any fixed implementation, and provide large improvements in both performance and energy consumption. Reconfigurability becomes increasingly useful as resources become more constrained, so is particularly relevant in the embedded space. For an optimised architectural configuration, we show that a configurable cache system performs an average of 20% (maximum 70%) better than the best fixed implementation when two programs are competing for the same resources, and reduces cache miss rate by an average of 70% (maximum 90%). We then present a case study of AES encryption and decryption, and find that a custom memory configuration can almost double performance, with further benefits being achieved by specialising the task of each core when parallelising the program.

연구 동기 및 목표

• 제한된 전력과 자원으로 인해 임베디드 멀티코어 프로세서에서 증가하는 에너지 및 성능 과제를 해결하기 위해.
• 다양한 애플리케이션 워크로드에 대응할 수 없는 고정된 메모리 아키텍처의 한계를 극복하기 위해.
• 런타임 재구성 가능성이 임베디드 멀티코어 프로세서의 성능과 에너지 효율성 측면에서 고정 설계를 능가할 수 있는지 탐구하기 위해.
• 소프트웨어 특화와 동적 메모리 구성이 데이터 이동을 줄이고 캐시 활용도를 향상시키는 방식을 조사하기 위해.
• 실제 워크로드인 AES 암호화에서 재구성 가능한 메모리의 이점을 입증하여, 맞춤화를 통한 성능 향상과 에너지 절감 효과를 보여주기 위해.

제안 방법

• 저자들은 런타임에서 워크로드에 맞게 메모리 구성 구조를 재구성할 수 있도록, 8개의 코어와 타일당 8개의 메모리 백업을 갖춘 락키 타일 기반 멀티코어 아키텍처를 기준으로 삼습니다. 네트워크 중심의 통신 방식을 통해 구성 간 저지연 전송을 구현합니다.
• 응용 프로그램의 필요에 따라 런타임 중 메모리 뱅크를 동적으로 재매핑하고 재조직할 수 있는 재구성 가능한 메모리 시스템을 구현합니다.
• 특정 워크로드에 맞게 캐시 크기, 연관성, 데이터/명령어 분할 등을 포함한 메모리 계층을 소프트웨어 오버레이를 통해 맞춤화합니다.
• 블로킹 버퍼와 다양한 트래픽 유형(예: L1→L2, 응답 등)을 위한 전용 채널을 갖춘 네트워크 기반 통신을 사용하여 사각지대 없이 운영되도록 보장합니다.
• 성능, 에너지 효율성, 캐시 미스 비율 감소에 중점을 두고, 시뮬레이션과 사례 연구를 통해 다양한 구성의 성능을 평가합니다.
• 계산의 다양한 단계(예: 메인 루프 대 비초기화)에 맞춰 실행 중 동적 재구성을 가능하게 하는 메커니즘을 도입합니다.

실험 결과

연구 질문

• RQ1 임베디드 멀티코어 프로세서에서 재구성 가능한 메모리 시스템이 고정된 메모리 아키텍처보다 성능과 에너지 효율성 측면에서 뛰어나게 작용할 수 있는가?
• RQ2 멀티코어 환경에서 메모리 시스템의 가장 효과적인 구성 옵션은 무엇이며, 이는 워크로드에 따라 어떻게 달라지는가?
• RQ3 메모리 계층의 런타임 동적 재구성이 캐시 미스 비율 감소와 성능 향상에 얼마나 기여하는가?
• RQ4 메모리 구성의 소프트웨어 특화가 AES 암호화와 같은 실세계 애플리케이션에 어떤 영향을 미치는가?
• RQ5 제약 조건이 있는 임베디드 시스템에서 재구성 가능성 오버헤드와 성능 향상 사이의 상충 관계는 어떠한가?

주요 결과

• 두 개의 경쟁 프로그램이 포함된 워크로드에서 재구성 가능한 캐시 시스템은 최고의 고정 구성 대비 평균 20% 성능 향상과 70% 캐시 미스 비율 감소를 달성했습니다.
• 최대 성능 향상은 70%에 달했으며, 최대 캐시 미스 비율 감소는 90%에 이르렀으며, 이는 자원 경쟁 상황에서의 상당한 이점임을 입증합니다.
• AES 암호화 및 복호화에 대한 사례 연구에서, 맞춤형 메모리 구성 덕분에 데이터 및 명령어 메모리 할당 최적화로 성능이 거의 두 배로 증가했습니다.
• 병렬 실행된 AES에서 각 코어의 작업을 특화함으로써 성능 향상이 더욱 향상되었으며, 하드웨어 재구성과 소프트웨어 특화의 상호보완적 상호작용을 입증했습니다.
• 재구성 가능한 시스템은 데이터 이동을 줄이고 큰 에너지 소모를 유발하는 메모리 구조에 대한 의존도를 낮춰, 면적 오버헤드 증가 없이 에너지 효율성을 향상시켰습니다.
• 재구성 가능성의 이점은 자원 제약 조건에서 가장 두드러졌으며, 엄격한 전력 및 면적 예산을 가진 임베디드 시스템에 특히 효과적임을 입증했습니다.