[논문 리뷰] Configurable sublinear circuits for quantum state preparation

Israel F. Araujo, Daniel K. Park외 4명|arXiv (Cornell University)|2021. 08. 23.

Quantum Computing Algorithms and Architecture인용 수 4

한 줄 요약

이 논문은 동적으로 상향식과 하향식 상태 분해를 균형 잡는 방식으로 양방향 양자 상태 준비(BDSP) 알고리즘을 제안하며, 구성 가능한 파rameter $ s $를 통해 자원 간 트레이드오프를 최적화함으로써 양자 회로의 폭과 깊이 모두에서 비선형 스케일링을 달성한다. 이 방법은 $ N $-차원 상태 준비에 대해 $ O(\sqrt{N}) $의 폭과 깊이를 달성하며, 얽힌 보조 큐비트를 활용한다. 이는 다섯 대의 실제 양자 장치에서 검증되었다.

ABSTRACT

The theory of quantum algorithms promises unprecedented benefits of harnessing the laws of quantum mechanics for solving certain computational problems. A persistent obstacle to using such algorithms for solving a wide range of real-world problems is the cost of loading classical data to a quantum state. Several quantum circuit-based methods have been proposed for encoding classical data as probability amplitudes of a quantum state. However, they require either quantum circuit depth or width to grow linearly with the data size, even though the other dimension of the quantum circuit grows logarithmically. In this paper, we present a configurable bidirectional procedure that addresses this problem by tailoring the resource trade-off between quantum circuit width and depth. In particular, we show a configuration that encodes an $N$-dimensional state by a quantum circuit with $O(\sqrt{N})$ width and depth and entangled information in ancillary qubits. We show a proof-of-principle on five quantum computers and compare the results.

연구 동기 및 목표

• 실제 양자 우월성 구현의 주요 장벽인 고전적 데이터를 양자 상태로 로딩하는 데 드는 높은 자원 비용을 해결한다.
• 기존 방법들이 입력 크기에 따라 회로 폭 또는 깊이가 선형으로 증가해야 하는 한계를 극복한다.
• 하드웨어 제약 조건에 따라 양자 회로 깊이와 폭 간 트레이드오프를 유연하게 조정할 수 있는 프레임워크를 개발한다.
• 양자 기계학습, 양자 선형 대수, 양자 메모리 등 응용 분야를 위한 효율적이고 정확한 양자 상태 준비를 가능하게 한다.
• 다섯 대의 실제 양자 프로세서에 구현하여 실용성과 이론적 복잡도 한계의 타당성을 입증한다.

제안 방법

• 구성 가능한 파rameter $ s \in [1, n] $를 사용하여 상향식과 하향식 상태 분해 전략을 조합하는 이중 방향 알고리즘을 제안한다.
• 입력 벡터가 크기 $ 2^s $인 부분 상태들로 재귀적으로 분할되는 트리 기반 상태 분해를 적용하여 모듈러한 구조를 구현한다.
• 하향식 단계에서 제어된 스위프트(스위프트) 게이트(CSWAP)를 사용하여 부분 상태들을 얽히게 하고 전체 진폭 벡터를 재구성한다.
• 영 진폭을 가진 부분 상태를 건너뛰는 스퍼스(Sparse) 변형을 도입하여 불필요한 연산을 제거함으로써 회로 폭과 깊이를 감소시킨다.
• 각도와 제어 파rameter를 계산하기 위해 고전적 사전 처리를 적용하여 반복적인 상태 준비 과정에서 고전적 비용을 분산한다.
• 특수한 경우로 상향식($ s = n $) 또는 하향식($ s = 1 $) 방법을 복원할 수 있도록 알고리즘을 구성하며, 최적 균형은 $ s = \lceil n/2 \rceil $에서 달성된다.

실험 결과

연구 질문

• RQ1 회로 폭과 깊이 모두에서 비선형 스케일링이 가능한 양자 상태 준비가 가능한가?
• RQ2 NISQ 시대 하드웨어에 적합한 양자 회로 깊이와 폭 간 트레이드오프를 어떻게 동적으로 구성할 수 있는가?
• RQ3 입력 데이터의 흐문성(Sparsity)이 양자 상태 준비 효율성에 어떤 영향을 미치는가?
• RQ4 기존의 상향식 또는 하향식 방법보다 이중 방향 접근이 자원 효율성 측면에서 뛰어나게 되는가?
• RQ5 실제 노이즈와 연결성 제약 조건 하에서 실제 양자 하드웨어에서 알고리즘이 어떻게 성능을 발휘하는가?

주요 결과

• BDSP 알고리즘은 $ N $-차원 상태 준비에 대해 $ O(\sqrt{N}) $의 회로 폭과 깊이를 달성하며, 선형 방법 대비 제곱근 수준의 개선을 보인다.
• 알고리즘의 깊이는 $ O(2^s + \log_2^2 N - s^2) $로 스케일링되며, 폭은 $ O((s+1)N/2^s) $로 표현되며, 최적 성능은 $ s = \lceil n/2 \rceil $에서 달성된다.
• 스퍼스 변형은 모든 진폭이 0인 부분 상태를 제거하여 큐비트 수와 CSWAP 연산 수를 감소시킨다.
• 다섯 대의 실제 양자 프로세서에서 수행된 실험은 기대되는 渐近적 행동과 수치적 복잡도 경향을 확인했다.
• 고전적 사전 처리 비용은 반복적인 상태 준비 과정에서 분산되므로, QML 및 QLA에서의 반복적 사용에 실용적이다.
• 이 프레임워크는 하드웨어 인식형 회로 구성이 가능하며, 큐비트 수와 연결성 등의 특정 장치 제약 조건에 맞게 적응할 수 있다.