[논문 리뷰] Cryogenic Characerization and Modeling of Standard CMOS down to Liquid Helium Temperature for Quantum Computing

Zhen Li, Chao Luo외 4명|arXiv (Cornell University)|2018. 11. 28.

Advancements in Semiconductor Devices and Circuit Design참고 문헌 19인용 수 4

한 줄 요약

이 논문은 300 K에서 4.2 K까지의 온도 범위에서 0.18 µm CMOS 공정(1.8V 및 5V)의 초저온 특성 분석 및 컴팩트한 SPICE 모델링을 제시한다. BSIM3v3 기반 매개변수 추출 및 kink 효과를 보정하기 위한 서브서킷 모델을 사용하였다. 결과적으로 액체 헬륨 온도에서 I-V 피팅의 루트 평균 제곱 오차(RMS error)가 2% 미만으로 확보되어, 양자 컴퓨팅 제어 시스템을 위한 초저온 CMOS 회로의 정확한 시뮬레이션을 가능하게 한다.

ABSTRACT

Cryogenic characterization and modeling of 0.18um CMOS technology (1.8V and 5V) are presented in this paper. Several PMOS and NMOS transistors with different width to length ratios(W/L) were extensively characterized under various bias conditions at temperatures ranging from 300K down to 4.2K. We extracted their fundamental physical parameters and developed a compact model based on BSIM3V3. In addition to their I-V characteristics, threshold voltage(Vth) values, on/off current ratio, transconductance of the MOS transistors, and resistors on chips are measured at temperatures from 300K down to 4.2K. A simple subcircuit was built to correct the kink effect. This work provides experimental evidence for implementation of cryogenic CMOS technology, a valid industrial tape-out process model, and romotes the application of integrated circuits in cryogenic environments, including quantum measurement and control systems for quantum chips at very low temperatures.

연구 동기 및 목표

• 표준 SPICE 모델링을 액체 헬륨 온도까지 확장하여, 양자 컴퓨팅을 위한 신뢰할 수 있는 초저온 CMOS 회로 설계를 가능하게 하기 위해.
• 300 K에서 4.2 K까지의 다양한 W/L 비율과 편압 조건에서 0.18 µm CMOS 트랜지스터(NMOS 및 PMOS)를 체계적으로 특성화하기 위해.
• BSIM3v3의 온도 의존성 SPICE 모델 매개변수를 추출하고 수정하여 초저온 장치 거동을 정확히 반영하기 위해.
• 비선형 저항 모델을 포함한 서브서킷 모델을 사용하여 초저온 I-V 특성에서의 kink 효과를 보정하기 위해.
• EDA 도구에서 사용할 수 있는 검증된 산업용 컴팩트 모델을 제공하여, 초저온 집적회로의 테이프아웃을 지원하기 위해.

제안 방법

• 액체 헬륨 및 질소를 사용한 딤프스틱 기반 초저온 장치를 활용하여, 300 K에서 4.2 K까지의 온도 범위에서 36개의 CMOS 소자를 대상으로 DC I-V 측정을 수행하였다(다양한 W/L 비율, 산화막 두께, 전압 조건).
• 진공 플랜지가 장착된 스틸 파이프, DIP 소켓, Rh-Fe 온도 센서를 사용한 커스터마이즈된 초저온 테스트 장치를 구축하여 안정적인 저온 측정을 구현하였다.
• 전체 온도 범위에서 측정된 데이터로부터 핵심 장치 매개변수(Vth, Ion/Ioff, Gm,max, 저항률)를 추출하였다.
• 국소 최적화를 활용한 반경험적이고 물리학에 기반한 추출 과정을 통해 BSIM3v3 모델 매개변수를 수정하였으며, 주로 임계전압, 이동도, 단축채널 및 배터리 효과에 중점을 두었다.
• 서브스트레이트에 직렬로 연결된 비선형 저항 모델을 포함한 서브서킷 모델을 구현하여 kink 효과를 보정하였으며, MATLAB에서 다항식 피팅을 통해 저항 값 추출을 수행하였다.
• 모델 정확도 평가를 위해 시뮬레이션된 I-V 곡선과 측정된 I-V 곡선 간의 RMS 오차를 평가하였으며, Ith는 최대 측정 전류로 설정하였다.

실험 결과

연구 질문

• RQ1 표준 0.18 µm CMOS 공정이 4.2 K까지 신뢰성 있게 특성화되고 모델링될 수 있는가?
• RQ2 300 K에서 4.2 K까지의 온도 범위에서 임계전압, 온/오프 전류 비율, 전도도 등의 주요 MOSFET 매개변수가 어떻게 변화하는가?
• RQ3 표준 BSIM3v3 모델이 초저온에서 어느 정도 실패하며, 이를 어떻게 보완할 수 있는가?
• RQ4 비선형 저항을 포함한 서브서킷 모델이 초저온 CMOS 장치에서의 kink 효과를 효과적으로 완화할 수 있는가?
• RQ5 수정된 모델이 초저온 집적회로의 EDA 시뮬레이션에 충분한 정확도를 확보할 수 있는가?

주요 결과

• 0.18 µm CMOS의 임계전압(Vth) 및 활성 영역 저항이 300 K에서 4.2 K까지 처음으로 측정되었다.
• 매개변수 수정 및 kink 보정 후, 시뮬레이션된 I-V 특성과 측정된 I-V 특성 간의 RMS 오차가 기본 BSIM3v3 모델의 60% 이상에서 2% 미만으로 감소하였다.
• 박막 산화막 NMOS(W/L = 10 µm/0.16 µm)의 경우, VBS = 0 V 조건에서 4.2 K에서 1.71% RMS 오차를 달성하였다.
• 두꺼운 산화막 PMOS(W/L = 10 µm/10 µm)의 경우, VBB = 4 V 조건에서 4.2 K에서 0.96% RMS 오차를 달성하였다.
• 낮은 VDS에서 I-V 곡선의 이탈을 유발하는 kink 효과는 LDD 영역의 冻결 효과를 반영하는 비선형 저항 모델을 포함한 서브서킷을 통해 효과적으로 보정되었다.
• 최종적으로 확보된 컴팩트한 SPICE 모델은 표준 CMOS에 대해 4.2 K까지 유효한 첫 번째 BSIM3v3 기반 모델이며, 초저온 IC 설계를 위한 EDA 시뮬레이션에서 직접 활용이 가능하다.