[논문 리뷰] Cryogenic silicon surface ion trap

Michael Niedermayr, Kirill Lakhmanskiy외 5명|arXiv (Cornell University)|2014. 03. 20.

Quantum Information and Cryptography참고 문헌 36인용 수 20

한 줄 요약

이 논문은 표준 반도체 공정을 사용하여 본질적 실리콘에서 제작된 냉각 표면 이온 트랩을 제시한다. 이는 차폐 기판이 필요로 하지 않으며, 저온에서 작동함으로써 초저항 손실과 이온 가열 속도가 0.33 phonon/s에 이르기까지 낮아져, 장시간 이온 수명과 칩 내 전자기기 및 마이크로광학 장치와의 확장 가능한 통합을 가능하게 하여 양자 정보 처리를 위한 기반을 마련한다.

ABSTRACT

Trapped ions are pre-eminent candidates for building quantum information processors and quantum simulators. They have been used to demonstrate quantum gates and algorithms, quantum error correction, and basic quantum simulations. However, to realise the full potential of such systems and make scalable trapped-ion quantum computing a reality, there exist a number of practical problems which must be solved. These include tackling the observed high ion-heating rates and creating scalable trap structures which can be simply and reliably produced. Here, we report on cryogenically operated silicon ion traps which can be rapidly and easily fabricated using standard semiconductor technologies. Single $^{40}$Ca$^+$ ions have been trapped and used to characterize the trap operation. Long ion lifetimes were observed with the traps exhibiting heating rates as low as $\dot{\bar{n}}=$ 0.33 phonons/s at an ion-electrode distance of 230 $μ$m. These results open many new avenues to arrays of micro-fabricated ion traps.

연구 동기 및 목표

• 확장 가능한 이온 트랩 아키텍처에서 높은 이온 가열 속도 문제를 해결한다.
• 냉각 작동을 통해 실리콘 기판에서의 RF 전력 손실 문제를 해결한다.
• 차폐 전극이 필요로 하지 않는 표준 반도체 기법을 사용하여 확장 가능한, 마이크로제조된 이온 트랩을 가능하게 한다.
• 양자 랩온어칩을 위한 칩 내 전자기기, 마이크로광학 장치 및 센서와의 통합을 촉진한다.
• VLSI 및 고속 생산에 적합한 단순하고 신뢰할 수 있는 제조 공정을 구현한다.

제안 방법

• 고저항율 플로트존 실리콘 웨이퍼(ρ > 5000 Ω·cm)를 사용하여 평면형 표면 이온 트랩을 제조하였다.
• 표준 광리소그래피 및 깊은 반도체 이온 에칭을 활용하여 10 µm 간격과 약 100 µm 깊이의 전극 패턴을 형성하였다.
• 후처리 청소 없이 전자빔 증착을 통해 Ti/Au 전극을 도금하였다.
• 금속의 실리콘으로의 확산을 방지하기 위해 열산화 처리(2 µm SiO₂)를 실시하였다.
• 냉각 가능한 LC 공진기(10 K에서 20.6 MHz)와 RF 전압 측정을 위한 용량성 전압 분할기를 통합하였다.
• 4.8 kHz 컷오프를 가진 냉각 가능 DC 필터(RC 및 실장형)를 구현하여 DC 선상의 RF 노이즈를 억제하였다.

실험 결과

연구 질문

• RQ1 본질적 실리콘은 차폐 기판이 없는 냉각 표면 이온 트랩의 기판으로 사용될 수 있는가?
• RQ2 4 K에서 냉각 작동 중인 본질적 실리콘 트랩에서의 이온 가열 속도는 얼마인가?
• RQ3 표준 반도체 제조 기법을 사용하여 확장 가능한, 저손실 이온 트랩을 제조할 수 있는가?
• RQ4 냉각 작동은 실리콘 기반 트랩에서 RF 손실과 이온 가열을 어떻게 감소시키는가?
• RQ5 기판을 제거함으로써 칩 내 전자기기 및 광학 장치의 통합은 어느 정도 가능해지는가?

주요 결과

• 이온 전극 거리 230 µm에서 기록적인 저가속도인 0.33 phonon/s의 이온 가열 속도를 달성하였다.
• 단일 40Ca⁺ 이온이 안정적으로 트랩에 고정되었으며, 냉각 온도에서 장시간 수명을 유지함을 입증하였다.
• 차폐 기판이 없어져 제조가 간소화되었고, 웨이퍼 관통 비아 및 마이크로광학 기능과의 완전한 호환성이 확보되었다.
• 4 K에서의 본질적 실리콘 사용으로 전하 운반체의 冻결 현상으로 인해 RF 손실이 무시할 만큼 작아졌으며, Dopant 실리콘 또는 차폐가 필요로 하지 않았다.
• 10 K에서 20.6 MHz로 작동하는 LC 공진기가 정밀한 RF 전압 측정에 적합한 Q 인자를 확보하였다.
• 4.8 kHz 컷오프를 가진 냉각 가능 DC 필터가 DC 선상의 RF 노이즈를 효과적으로 억제하여 안정적인 트랩 작동을 보장하였다.