[논문 리뷰] DCT-like Transform for Image and Video Compression Requires 10 Additions Only.

Renato J. Cintra, Fábio M. Bayer외 3명|arXiv (Cornell University)|2014. 02. 24.

Digital Filter Design and Implementation참고 문헌 31인용 수 5

한 줄 요약

이 논문은 이미지 및 영상 압축을 위한 다중계산이 불필요하고 10회의 덧셈만을 사용하는 8점 DCT 근사치를 제안한다. 최신 기술 수준의 방법들과 경쟁 가능한 성능을 달성한다. 45 nm CMOS 공정으로 구현된 결과, 255 MHz 클럭 속도와 8x8 블록 처리 속도 31.875 MHz를 확보하였으며, 8비트 RGB 영상에서 HEVC에서 최대 327 Hz로 압축해도 영상 품질 저하가 거의 없이 구현된다.

ABSTRACT

A multiplierless pruned approximate 8-point discrete cosine transform (DCT) requiring only 10 additions is introduced. The proposed algorithm was assessed in image and video compression, showing competitive performance with state-of-the-art methods. Digital implementation in 45 nm CMOS technology up to place-and-route level indicates clock speed of 255 MHz at a 1.1 V supply. The 8x8 block rate is 31.875 MHz.The DCT approximation was embedded into HEVC reference software; resulting video frames, at up to 327 Hz for 8-bit RGB HEVC, presented negligible image degradation.

연구 동기 및 목표

• 다중계산기를 제거하여 효율적인 하드웨어 구현을 위한 저복잡도 DCT 근사치를 개발하기 위해.
• 이미지 및 영상 압축에서 계산 복잡도를 감소시키면서도 높은 정밀도를 유지하기 위해.
• 산술 연산을 최소화하여 하드웨어에서 고클럭 속도와 높은 처리량을 달성하기 위해.
• 실시간 영상 인코딩을 위해 HEVC에 DCT 근사치를 통합하여 최소한의 시각적 왜곡을 유도하기 위해.
• 표준 테스트 시퀀스를 사용하여 이미지 및 영상 압축 성능을 평가하기 위해.

제안 방법

• 다중계산기를 완전히 회피하기 위해 오직 10회의 덧셈만을 사용하는 압축된 근사 8점 DCT를 설계하기 위해.
• 수학적 변환을 적용하여 에너지 집약성과 최소한의 오차를 유지하는 DCT 유사 기저를 유도하기 위해.
• 산술 비용을 최소화하기 위해 근사 기법을 통해 변환 계수를 최적화하기 위해.
• 하드웨어 평가를 위해 45 nm CMOS 공정 기술로 알고리즘을 설계하여 루트 및 레이아웃 단계까지 구현하기 위해.
• 종단 간 영상 압축 테스트를 위해 HEVC 기준 소프트웨어에 DCT 근사치를 통합하기 위해.
• 실제 인코딩 조건에서 성능을 평가하기 위해 표준 영상 시퀀스를 사용하기 위해.

실험 결과

연구 질문

• RQ1 다중계산기를 완전히 제거하고 오직 10회의 덧셈만을 사용하는 DCT 근사치를 설계할 수 있을까?
• RQ2 제안된 DCT 근사치는 이미지 및 영상 품질 측면에서 최신 기술 수준의 방법들과 비교해 어떻게 성능을 내는가?
• RQ3 실제 실리콘 구현에서 DCT 근사치의 도달 가능한 클럭 속도와 처리량은 어느 정도인가?
• RQ4 HEVC로 압축된 영상에서 DCT 근사치가 시각적 왜곡을 얼마나 유발하는가?
• RQ5 기존 HEVC 소프트웨어에 DCT 근사치를 최소한의 수정으로 효율적으로 통합할 수 있는가?

주요 결과

• 제안된 DCT 근사치는 다중계산기를 완전히 제거하고 오직 10회의 덧셈만을 사용함으로써 경쟁 가능한 이미지 및 영상 압축 성능을 달성한다.
• 45 nm CMOS 공정으로 하드웨어를 구현한 결과, 1.1 V 공급 전압에서 255 MHz의 클럭 속도를 확보하였다.
• 8x8 블록 처리 속도는 31.875 MHz에 도달하여 고처리량 압축을 가능하게 하였다.
• HEVC 기준 소프트웨어에 통합된 결과, 8비트 RGB 영상에서 최대 327 Hz로 영상 인코딩이 가능했으며, 영상 품질 저하가 거의 없었다.
• 간소화된 산술 구조에도 불구하고 높은 에너지 집약성과 코딩 효율성을 유지하였다.
• 영상 및 이미지 압축 시스템에서 저전력·고속 응용 분야에 매우 높은 잠재력을 보였다.