[논문 리뷰] Defragmenting the Module Layout of a Partially Reconfigurable Device

Jan van der Veen, Sándor P. Fekete외 4명|ArXiv.org|2005. 05. 02.

VLSI and FPGA Design Techniques참고 문헌 19인용 수 12

한 줄 요약

이 논문은 부분 재구성 가능한 FPGA에서 동적 모듈 로딩 및 언로딩으로 인한 공간 빈도 현상을 완화하기 위해 온라인-오프라인 하이브리드 정렬 방법을 제안한다. 문제를 2차원 스트립 패킹 문제로 모델링하고 그래프 이론적 정확한 알고리즘을 사용함으로써, 유휴 기간 동안 최적의 모듈 레이아웃 재조정을 실현하여 가장 큰 빈 직사각형의 크기와 빈 컬럼 수를 크게 향상시킨다. 이로 인해 최대 빈 직사각형 영역은 최대 3.1배 향상되고, 빈 컬럼 수는 평균 4.2배 증가한다.

ABSTRACT

Modern generations of field-programmable gate arrays (FPGAs) allow for partial reconfiguration. In an online context, where the sequence of modules to be loaded on the FPGA is unknown beforehand, repeated insertion and deletion of modules leads to progressive fragmentation of the available space, making defragmentation an important issue. We address this problem by propose an online and an offline component for the defragmentation of the available space. We consider defragmenting the module layout on a reconfigurable device. This corresponds to solving a two-dimensional strip packing problem. Problems of this type are NP-hard in the strong sense, and previous algorithmic results are rather limited. Based on a graph-theoretic characterization of feasible packings, we develop a method that can solve two-dimensional defragmentation instances of practical size to optimality. Our approach is validated for a set of benchmark instances.

연구 동기 및 목표

• 반복적인 모듈 삽입 및 삭제로 인해 발생하는 부분 재구성 가능한 FPGA의 공간 빈도 현상을 해결하기 위해.
• 유휴 시간 동안 오프라인 정렬을 통해 온라인 모듈 배치의 효율성을 향상시키기 위해.
• 가장 큰 연속된 빈 직사각형의 크기와 빈 컬럼 수를 동시에 최대화하기 위해.
• 실제 FPGA 레이아웃 상황에서 NP-난이도를 가지는 2차원 스트립 패킹 문제에 대한 정확한 해를 제공하기 위해.

제안 방법

• 재구성 작업이 컬럼 단위로 제한되는 W개의 컬럼과 H개의 행으로 구성된 가변 념공 념블록(CLBs)의 격자로 FPGA를 모델링한다.
• 정확한 최적화를 가능하게 하기 위해 타당한 모듈 패킹을 그래프 이론적 특성으로 표현한다.
• 이 특성 기반으로 2차원 스트립 패킹 문제를 최적으로 해결하는 정확한 알고리즘을 개발한다.
• 유휴 기간(예: 자동차 시스템에서 야간 등) 동안 이 알고리즘을 오프라인으로 적용하여 모듈 레이아웃을 재조정한다.
• 두 가지 목표를 최적화한다: 가장 큰 빈 직사각형의 면적을 최대화하고, 빈 컬럼 수를 최대화한다.
• 실제 FPGA 구성에서 유도된 벤치마크 인스턴스를 통해 접근 방식을 검증한다.

실험 결과

연구 질문

• RQ1 런타임 중 부분 재구성 가능한 FPGA에서 공간 빈도 현상을 효과적으로 완화할 수 있는 방법은 무엇인가?
• RQ2 오프라인 정렬을 통해 큰 연속된 빈 영역과 빈 컬럼의 가용성은 어느 정도 향상될 수 있는가?
• RQ3 정확한 알고리즘이 실용적인 FPGA 레이아웃에 대해 2차원 스트립 패킹 문제를 해결할 수 있는가?
• RQ4 실제 시나리오에서 정렬이 최대 사용 가능한 빈 직사각형과 컬럼 수에 미치는 영향은 어떠한가?

주요 결과

• 시나리오 A에서 최대 빈 직사각형은 7 RFUs(7×1)에서 22 RFUs(2×11)로 증가하여 면적 기준 3.1배 향상되었다.
• 모든 시나리오 평균적으로 최대 빈 직사각형 면적이 2.2배 증가하였다.
• 빈 컬럼 수는 0에서 평균 4.2로 증가하였으며, 시나리오 C에서는 최대 6개 컬럼 증가를 기록하였다.
• 시나리오 B에서 최대 빈 직사각형은 16 RFUs(2×8)에서 44 RFUs(4×11)로 증가하여 2.75배 향상되었다.
• 시나리오 H에서 빈 컬럼 수는 3개에서 7개로 증가하여 향후 더 효율적인 재구성 가능성이 열렸다.
• 모듈 사용 빈도가 낮은 경우조차 제거된 이후에도, 이 방법은 최대 빈 직사각형의 크기와 빈 컬럼 수를 모두 성공적으로 증가시켰다.