[논문 리뷰] Design of a High-Performance High-Pass Generalized Integrator Based Single-Phase PLL

Abhijit Kulkarni, Vinod John|arXiv (Cornell University)|2016. 09. 14.

Advancements in PLL and VCO Technologies참고 문헌 27인용 수 6

한 줄 요약

이 논문은 직류 오프셋을 제거하고 고조파 왜곡 및 주파수 편이를 완화하는 고성능 고역통과 일반화 적분기 기반 단상 PLL(HGI-PLL)을 제안한다. 고역통과 필터링을 포함하도록 이차 일반화 적분기(SOGI)를 수정함으로써 HGI-PLL은 고정된 파rameter를 확보하고, 구현 복잡도를 감소시키며, SOGI 기반 PLL 중에서 가장 빠른 일시적 응답을 달성한다. 비이상적인 전력계통 조건 하에서도 단위 벡터 THD가 1% 이하로 유지된다.

ABSTRACT

Grid-interactive power converters are normally synchronized to the grid using phase-locked loops (PLLs). The performance of the PLLs is affected by the non-ideal conditions in the sensed grid voltage such as harmonics, frequency deviations and dc offsets in single-phase systems. In this paper, a single-phase PLL is presented to mitigate the effects of these non-idealities. This PLL is based on the popular second order generalized integrator (SOGI) structure. The SOGI structure is modified to eliminate of the effects of input dc offsets. The resulting SOGI structure has a high-pass filtering property. Hence, this PLL is termed as high-pass generalized integrator based PLL (HGI-PLL). It has fixed parameters which reduces the implementation complexity and aids in the implementation in low-end digital controllers. The HGI-PLL is shown to have least resource utilization among the SOGI based PLLs with dc cancelling capability. Systematic design methods are evolved leading to the design that limits the unit vector THD to within 1% for given non-ideal input conditions in terms of frequency deviation and harmonic distortion. The proposed designs achieve the fastest transient response. The performance of this PLL has been verified experimentally. The results are found to agree with the theoretical prediction.

연구 동기 및 목표

• 비이상적인 전력계통 조건(직류 오프셋, 고조파 왜곡, 주파수 편이 포함)에서의 단상 PLL 성능 저하 문제를 해결한다.
• 입력의 비이상성으로 인한 직류 주입 및 리플 오차로 인해 악화되는 전통적 SOGI-PLL의 한계를 극복한다.
• 적응 조정이 필요 없는 고정 파rameter 설계를 통해 강건한 성능을 확보하고, 구현 복잡도를 감소시킨다.
• 지정된 전력계통 교란 조건 하에서 SOGI 기반 PLL 중 가장 빠른 일시적 응답을 달성하면서도 단위 벡터 THD를 1% 이내로 유지한다.
• 실제 전력계통 조건 하에서 성능 제약을 충족시키기 위한 대역폭 및 이득 선택을 위한 체계적인 설계 방법론을 제공한다.

제안 방법

• 직류 오프셋 영향을 제거하기 위해 고역통과 필터링 특성을 포함하도록 이차 일반화 적분기(SOGI) 구조를 수정한다.
• 직류 성분을 제거할 수 있도록 고정 이득 HGI 블록을 구현하여 적응적 파ram터 조정이 필요 없도록 보장한다.
• HGI 출력을 동기 기준 프레임(SRF) PLL 구조에 통합하여 전력계통 주파수와 위상을 추정한다.
• SOGI-PLL 루프에 PI 제어기를 사용하며, 설계 대역폭 $ f_{bw} $ 를 통해 추정된 주파수와 위상을 조절한다.
• 고조파 순서 성분(양성 및 음성)과 PLL 동역학 간의 상호작용을 바탕으로 단위 벡터 THD에 대한 분석적 표현을 유도한다.
• 설계 제약 조건을 충족시키기 위해 $ k $ (HGI 이득)와 $ f_{bw} $ 를 사용하는 설계 프레임워크를 수립하여, 주어진 주파수 편이($ \Delta f = \pm 8\% $) 및 고조파 왜곡 수준에서 $ u_{thd} \leq 1\% $ 를 보장한다.

실험 결과

연구 질문

• RQ1 어떻게 하면 고조파 왜곡 및 주파수 편이와 같은 전력계통 교란 조건 하에서도 단위 벡터 THD를 낮게 유지할 수 있는 단상 PLL을 설계할 수 있는가?
• RQ2 구현 복잡도를 증가시키지 않으면서도 직류 오프셋 영향을 제거하기 위해 SOGI 구조에 어떤 수정이 필요한가?
• RQ3 고정 파aram터 PLL 설계가 적응형 또는 전통적 SOGI 기반 PLL보다 더 빠른 일시적 응답을 달성할 수 있는가?
• RQ4 THD를 1% 이내로 유지하면서 정착 시간을 최소화하는 데 최적의 HGI 이득 $ k $ 는 얼마인가?
• RQ5 지정된 비이상적인 전력계통 조건 하에서 성능을 보장하기 위한 체계적인 설계 방법을 어떻게 유도할 수 있는가?

주요 결과

• HGI-PLL은 직류 캔슬레이션 능력을 갖춘 SOGI 기반 PLL 중에서 가장 빠른 일시적 응답을 달성하며, 최악의 정착 시간 $ t_{sd} = t_{s,srf} + t_{s,hgi} $ 를 기록한다.
• 제안된 설계는 주파수 편이가 ±8% 이하이고 특정 고조파 왜곡 수준일 경우에도 단위 벡터 THD를 1% 이내로 제한한다. 이는 설계 제약 조건에 부합한다.
• HGI-PLL은 고정 파aram터를 사용하여 구현 복잡도를 감소시키고, 저성능 디지털 컨트롤러에의 구현을 가능하게 한다.
• 정착 시간을 최소화하면서도 THD 성능 한계를 충족시키기 위해 최적의 HGI 이득 $ k_{opt,h} $ 를 분석적으로 도출하였다.
• 모든 주어진 $ f_{bw} $ 에 대해 $ u_{thd} \leq 1\% $ 를 보장하는 HGI 이득 $ k $ 의 집합 $ \mathbf{K_u} $ 가 결정되었으며, 이는 체계적인 설계를 가능하게 한다.
• 실험 결과는 이론적 예측과 뛰어난 일치를 보이며, 시뮬레이션과 실제 성능 간의 우수한 일致를 확인한다.