[논문 리뷰] Design of Parity Preserving Logic Based Fault Tolerant Reversible Arithmetic Logic Unit

Rakshith Saligram, Shrihari Shridhar Hegde외 3명|arXiv (Cornell University)|2013. 07. 14.

Quantum Computing Algorithms and Architecture참고 문헌 11인용 수 5

한 줄 요약

이 논문은 오차 내성과 복원 가능성을 갖춘 파리티 유지 논리 게이트를 기반으로 한 오차 내성 복원 가능 산술논리장치(ALU)를 제안하며, 최소한의 엔트로피 생성과 오류 내성 확보를 가능하게 한다. 이 설계는 복원 가능 논리 기반으로 7개의 산술 연산과 4개의 논리 연산을 지원하며, 파리티 유지와 최적화된 게이트 수준 합성으로 오차 내성과 함께 감소된 양자 비용과 앤시라 입력을 달성한다.

ABSTRACT

Reversible Logic is gaining significant consideration as the potential logic design style for implementation in modern nanotechnology and quantum computing with minimal impact on physical entropy .Fault Tolerant reversible logic is one class of reversible logic that maintain the parity of the input and the outputs. Significant contributions have been made in the literature towards the design of fault tolerant reversible logic gate structures and arithmetic units, however, there are not many efforts directed towards the design of fault tolerant reversible ALUs. Arithmetic Logic Unit (ALU) is the prime performing unit in any computing device and it has to be made fault tolerant. In this paper we aim to design one such fault tolerant reversible ALU that is constructed using parity preserving reversible logic gates. The designed ALU can generate up to seven Arithmetic operations and four logical operations.

연구 동기 및 목표

• 복원 가능 논리 계산에서 오차 내성 복원 가능 ALU 설계의 부족을 해결하기 위해.
• 입력-출력 파리티를 유지하여 오류 탐지 및 내성 확보를 위한 ALU 개발을 위해.
• 복원 가능 산술 단위에서의 양자 비용, 앤시라 입력, 고전적 제어 신호를 최소화하기 위해.
• 파리티 유지 논리 게이트를 확장 가능한 오차 내성 ALU 아키텍처에 통합하기 위해.
• 미래의 양자 및 나노스케일 계산 시스템을 위한 복원 가능 ALU의 실용적 타당성을 입증하기 위해.

제안 방법

• 저자는 입력 및 출력 파리티가 연산 전후 일관성을 유지하도록 보장하는 파리티 유지 복원 가능 논리 게이트를 사용하여 ALU를 구성한다.
• ALU는 일곱 가지 산술 연산(덧셈, 뺄셈, 증가, 감소 등)과 네 가지 논리 연산(AND, OR, XOR, NOT)을 지원하도록 설계된다.
• 게이트 수준 합성의 제어된 모듈러 아키텍처를 통해 양자 비용과 앤시라 큐비트를 감소시킨다.
• 오차 내성은 파리티 검사에 의해 달성되며, 임의의 1비트 오류는 파리티를 변화시켜 탐지 가능하다.
• 고전적 제어 오버헤드를 최소화하고 확장성을 향상시키기 위해 게이트 상호연결 및 신호 루팅을 최적화한다.
• 최종적으로, 검증된 기능성은 시뮬레이션과 진리표 분석를 통해 확인된 복원 가능 논리 원소를 사용해 ALU를 합성하였다.

실험 결과

연구 질문

• RQ1 오차 내성 확보를 위해 입력 상태와 출력 상태 간의 파리티를 유지할 수 있는 복원 가능 ALU는 어떻게 설계할 수 있는가?
• RQ2 ALU에서 최소한의 양자 비용과 앤시라 입력을 확보하기 위해 파리티 유지 복원 가능 게이트의 최적 구성은 무엇인가?
• RQ3 단일 복원 가능 ALU 아키텍처가 오차 탐지 기능을 갖춘 산술 및 논리 연산을 모두 지원할 수 있는가?
• RQ4 기존의 복원 가능 논리 유닛과 비교해 제안된 설계는 효율성과 오차 내성 면에서 어떻게 다른가?
• RQ5 최소한의 자원 오버헤드로 오차 내성 복원 가능 ALU에서 지원할 수 있는 최대 연산 수는 얼마인가?

주요 결과

• 제안된 ALU는 단일 통합 복원 가능 논리 아키텍처를 사용해 일곱 가지 산술 연산과 네 가지 논리 연산을 지원한다.
• 입력-출력 파리티 유지로 오차 내성을 확보하여, 파리티 불일치를 통해 1비트 오류 탐지를 가능하게 한다.
• 최적화된 게이트 수준 조합과 앤시라 큐비트 사용 감소로 ALU의 양자 비용을 최소화하였다.
• 고전적 제어선 수가 감소하여, 양자 및 나노스케일 시스템에서의 확장성 향상과 오버헤드 감소를 달성하였다.
• 모든 11개의 연산에서 진리표 검증과 시뮬레이션을 통해 기능 정확성과 파리티 일관성이 입증되었다.
• 낮은 엔트로피와 오류 탐지 기능 덕분에, 향후 복원 가능 및 양자 계산 시스템에 통합하기에 적합한 아키텍처이다.