[논문 리뷰] Design Space Exploration to Find the Optimum Cache and Register File Size for Embedded Applications

Mehdi Alipour, Mostafa E. Salehi외 1명|arXiv (Cornell University)|2012. 05. 09.

Parallel Computing and Optimization Techniques참고 문헌 25인용 수 13

한 줄 요약

이 논문은 계산 집약적인 네트워크 애플리케이션을 대상으로 하는 임베디드 프로세서의 최적 캐시 및 레지스터 파일 크기를 결정하기 위한 설계 공간 탐색 방법론을 제안한다. 사이클 정밀 시뮬레이션을 통해 성능, 면적, 전력 소모 간의 상호 교환 관계를 분석함으로써, 더 큰 크기로 인한 지연 증가와 자원 오버헤드로 인해 성능이 악화되는 포화점 이론을 규명하고, 임베디드 시스템에서 최적 효율성을 위한 크기 기준을 설정한다.

ABSTRACT

In the future, embedded processors must process more computation-intensive network applications and internet traffic and packet-processing tasks become heavier and sophisticated. Since the processor performance is severely related to the average memory access delay and also the number of processor registers affects the performance, cache and register file are two major parts in designing embedded processor architecture. Although increasing cache and register file size leads to performance improvement in embedded applications and packet-processing tasks in high traffic networks with too much packets, the increased area, power consumption and memory hierarchy delay are the overheads of these techniques. Therefore, implementing these components in the optimum size is of significant interest in the design of embedded processors. This paper explores the effect of cache and register file size on the processor performance to calculate the optimum size of these components for embedded applications. Experimental results show that although having bigger cache and register file is one of the performance improvement approaches in embedded processors, however, by increasing the size of these parameters over a threshold level, performance improvement is saturated and then, decreased.

연구 동기 및 목표

• 임베디드 프로세서에서 성능을 최대화하는 최적의 캐시 및 레지스터 파일 크기를 규명하기 위해.
• 임베디드 시스템에서 성능 향상, 면적 오버헤드, 전력 소모 간의 상호 교환 관계를 분석하기 위해.
• 캐시 및 레지스터 파일 크기를 늘릴수록 성능이 악화되는 성능 포화점(감소 수익의 점)을 규명하기 위해.
• 고패킷 처리 워크로드를 가진 임베디드 애플리케이션에 특화된 체계적인 설계 공간 탐색 방법론을 제공하기 위해.

제안 방법

• 구성 가능한 캐시 및 레지스터 파일 크기를 가진 프로세서 모델에서 임베디드 애플리케이션의 사이클 정밀 시뮬레이션을 수행하기 위해.
• 정의된 설계 공간 내에서 캐시 및 레지스터 파일 크기를 체계적으로 변화시켜 성능 영향을 평가하기 위해.
• 다양한 구성에서 실행 시간, 메모리 액세스 지연, 에너지 소비와 같은 핵심 메트릭을 측정하기 위해.
• 성능 포화 분석을 통해 더 이상 이득이 없거나 성능이 악화되는 크기 기준을 탐지하기 위해.
• 자원 오버헤드를 추정하고 상호 교환 관계를 정량화하기 위해 면적 및 전력 모델을 적용하기 위해.
• 성능 결과를 아키텍처 파라미터와 연관지어 최적 크기 권장 사항을 도출하기 위해.

실험 결과

연구 질문

• RQ1 과도한 면적 및 전력 오버헤드 없이, 임베디드 네트워크 애플리케이션에서 성능을 최대화하는 최적의 캐시 크기는 무엇인가요?
• RQ2 레지스터 파일 크기가 어느 수준에 도달하면 성능 향상이 정점에 도달하거나 감소하기 시작합니까?
• RQ3 캐시 및 레지스터 파일 크기가 증가할수록 메모리 액세스 지연과 전체 시스템 스루풋에는 어떤 영향을 미치나요?
• RQ4 고속도 패킷 처리 워크로드에서 캐시 및 레지스터 파일 크기의 성능 포화점은 어디에 위치합니까?
• RQ5 임베디드 프로세서에서 캐시 및 레지스터 파일 크기가 증가함에 따라 면적 및 전력 소모는 어떻게 변화합니까?

주요 결과

• 캐시 크기가 특정 기준을 초과하면 성능 향상이 포화되며, 그 이상의 증가는 추가 이득을 가져오지 못한다.
• 레지스터 파일 크기가 지나치게 클 경우 액세스 지연 증가와 자원 경쟁으로 인해 성능이 악화된다.
• 성능과 구성 요소 크기 사이에는 비선형 관계가 존재하며, 명확한 최적 크기 범위가 존재한다.
• 최적 캐시 및 레지스터 파일 크기는 특정 임베디드 애플리케이션과 워크로드 특성에 따라 달라진다.
• 포화점 이후로는 더 큰 크기의 구성이 성능 향상 없이 면적과 전력 소모를 증가시켜 비효율적이 된다.
• 성능이 감소하기 시작하는 구체적인 크기 기준을 규명함으로써, 임베디드 프로세서 아키텍트에게 실질적인 설계 지침을 제공한다.